簡(jiǎn)易函數(shù)信號(hào)發(fā)生器【開(kāi)題報(bào)告】

1、<p><b>　　畢業(yè)論文開(kāi)題報(bào)告</b></p><p><b>　　電子信息工程</b></p><p><b>　　簡(jiǎn)易函數(shù)信號(hào)發(fā)生器</b></p><p>　　一、課題研究意義及現(xiàn)狀</p><p>　　函數(shù)信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)

2、域中有著廣泛的應(yīng)用。函數(shù)信號(hào)發(fā)生器主要包含:正弦波、方波、鋸齒波、矩形波等，各種波形曲線均可以用三角函數(shù)方程式來(lái)表示。通過(guò)電路設(shè)計(jì)或FPGA的應(yīng)用設(shè)計(jì)完成函數(shù)信號(hào)發(fā)生器的輸出設(shè)計(jì)，通過(guò)電路控制或FPGA控制設(shè)計(jì)，按要求完成波形頻率調(diào)節(jié)與波形選擇輸出，通過(guò)設(shè)計(jì)，加深所學(xué)知識(shí)的應(yīng)用，掌握電路的基本理論及實(shí)際調(diào)試。</p><p>　　目前我國(guó)在研制函數(shù)信號(hào)發(fā)生器的方面有不錯(cuò)的成績(jī)。但總體上，我國(guó)的函數(shù)信號(hào)發(fā)生器產(chǎn)業(yè)還

3、沒(méi)有完善的形成。中國(guó)在這方面的發(fā)展中出現(xiàn)的問(wèn)題很多都不容樂(lè)觀，比如產(chǎn)業(yè)結(jié)構(gòu)不合理、產(chǎn)業(yè)集中于勞動(dòng)力密集型產(chǎn)品；技術(shù)密集型產(chǎn)品明顯的落后于那些發(fā)達(dá)的工業(yè)國(guó)家；生產(chǎn)要素決定性作用正在削弱；產(chǎn)業(yè)能耗大但產(chǎn)率低，環(huán)境污染嚴(yán)重；企業(yè)總體規(guī)模偏小、技術(shù)創(chuàng)新能力較低、管理水平落后等。目前國(guó)內(nèi)的成熟產(chǎn)品大多都是專用芯片，這些產(chǎn)品有著高成本、控制不靈活等缺點(diǎn)，并且我國(guó)在信號(hào)發(fā)生器的種類及其性能都與國(guó)外的同類產(chǎn)品有著較大的差距，開(kāi)發(fā)出高性價(jià)比的產(chǎn)品，在與國(guó)

4、外產(chǎn)品的競(jìng)爭(zhēng)中擁有性價(jià)比的優(yōu)勢(shì)，打破壟斷，對(duì)我國(guó)的電子產(chǎn)業(yè)的發(fā)展有著重大的意義。</p><p>　　二、課題研究的主要內(nèi)容和預(yù)期目標(biāo)</p><p>　　函數(shù)信號(hào)發(fā)生器設(shè)計(jì)的主要任務(wù)有以下幾個(gè)方面：</p><p>　　1 查閱相關(guān)資料，熟悉FPGA的原理、結(jié)構(gòu)以及FPGA的使用，掌握并且能熟練運(yùn)用VHDL語(yǔ)言、QuartusⅡ6.0等軟件</p>

5、<p>　　2 對(duì)直接數(shù)字率合成（DDS）技術(shù)進(jìn)行研究與分析，以其為基礎(chǔ)，使用QuartusⅡ6.0等軟件，利用FPGA設(shè)計(jì)能輸出正弦波、方波、鋸齒波等多種波形的函數(shù)信號(hào)發(fā)生器并且進(jìn)行測(cè)試</p><p>　　3 正弦波、方波、三角波、鋸齒波的頻率范圍在100Hz～1KHz之間。</p><p><b>　　預(yù)期目標(biāo)：</b></p><

6、p><b>　　1 能夠產(chǎn)生波形。</b></p><p>　　2 能夠在要求的范圍內(nèi)控制波形的頻率。</p><p>　　3能夠任意選擇輸出的波形:正弦波、鋸齒波、方波。</p><p>　　三、課題研究的方法及措施</p><p>　　本課題采用直接數(shù)字頻率合成（DDS）技術(shù)，以可編程邏輯語(yǔ)言（FPGA）作為硬

7、件基礎(chǔ)，設(shè)計(jì)函數(shù)信號(hào)發(fā)生器，直接數(shù)字頻率合成（DDS）技術(shù)就是先將需產(chǎn)生的信號(hào)波形的一個(gè)周期的若干個(gè)樣點(diǎn)的二進(jìn)制信息存儲(chǔ)在波形存儲(chǔ)器中，再通過(guò)硬件電路依次從波形存儲(chǔ)器中讀取出來(lái)。經(jīng)數(shù)/模轉(zhuǎn)換以及濾波后得到所需的波形，查表合成波形的方法可以滿足產(chǎn)生任意波形的要求。在本設(shè)計(jì)中，運(yùn)用Altera公司的EP2C5T144C8N芯片作為波形產(chǎn)生的主芯片。以及利用他的實(shí)際工具，比如QuartusⅡ6.0并結(jié)合VHDL語(yǔ)言，為多種波形信號(hào)發(fā)生器的設(shè)計(jì)

8、提供了一種比較簡(jiǎn)單的方法。根據(jù)各種波形產(chǎn)生的基本原理，利用Altera公司提供的SignalCompiler工具對(duì)其進(jìn)行編譯，產(chǎn)生QuartusⅡ能夠識(shí)別的VHDL源程序，利用該VHDL源程序結(jié)合一些附加控制程序，給出了函數(shù)信號(hào)發(fā)生器的頂層原理圖，經(jīng)過(guò)波形仿真后，下載到目標(biāo)器件中。</p><p><b>　　系統(tǒng)框圖</b></p><p>　　四、課題研究進(jìn)度計(jì)劃

9、</p><p>　　畢業(yè)設(shè)計(jì)期限：自2010年9月13日至2011年5月17日。</p><p>　　第一階段：分析畢業(yè)設(shè)計(jì)的任務(wù)，收集函數(shù)信號(hào)發(fā)生器的資料，完成文獻(xiàn)綜述、外文翻譯、開(kāi)題報(bào)告等（10月20日～11月19日）。</p><p>　　第二階段：根據(jù)開(kāi)題報(bào)告及簡(jiǎn)易函數(shù)信號(hào)發(fā)生器設(shè)計(jì)的要求，完成簡(jiǎn)易函數(shù)信號(hào)發(fā)生器設(shè)計(jì)方案設(shè)計(jì)，設(shè)計(jì)相關(guān)的電子電路，完成硬件電

10、路設(shè)計(jì)，完成對(duì)應(yīng)的軟件設(shè)計(jì)，下載調(diào)試。撰寫(xiě)論文（2月19日～4月1日）。</p><p>　　第三階段：畢業(yè)論文修改完善，通過(guò)驗(yàn)收完成答辯。(4月1日～5月18日)</p><p><b>　　五、參考文獻(xiàn)</b></p><p>　　[1] 謝自美.電子線路設(shè)計(jì)、實(shí)驗(yàn)、測(cè)試﹒第二版﹒華中科技大學(xué)出版社﹒2000</p><

11、p>　　[2] 鄭應(yīng)光.模擬電子線路（一）﹒東南大學(xué)出版社﹒2000</p><p>　　[3] 陳梓城.實(shí)用電子電路設(shè)計(jì)與調(diào)試﹒中國(guó)電力出版社﹒2006</p><p>　　[4] 李萬(wàn)臣.模擬電子技術(shù)基礎(chǔ)實(shí)驗(yàn)與課程設(shè)計(jì)﹒哈爾濱工程大學(xué)出版社﹒2001</p><p>　　[5] 鄭應(yīng)光.模擬電子線路（二）﹒東南大學(xué)出版社，2000</p>&

12、lt;p>　　[6] 張樹(shù)江,王成安.模擬電子技術(shù)(基礎(chǔ)篇) ﹒第二版﹒大連理工大學(xué)出版社﹒2001</p><p>　　[7] G.A.Korn，J.V.Wait， Digital Continuous System Simulation, Prentice-Hall,Inc., Englewood Cliffs, New Jersey,1978. </p><p>　　[8]F.

13、E.Cellier, Process in Modeling & Simulation, Academic Press, New York, 1982</p><p>　　[9] 王振紅,張常年.全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽賽前訓(xùn)練題精選（2010）[M].北京:化學(xué)工業(yè)出版社﹒2010.6.</p><p>　　[10]許開(kāi)華.DDS任意波形發(fā)生器波形數(shù)據(jù)生成及傳輸接口設(shè)計(jì).電子科技大