基于cpld的分頻電路設計【任務書】

1、<p>　　本科畢業(yè)設計（論文）任務書</p><p><b>　　電氣工程及其自動化</b></p><p>　　基于CPLD的分頻電路設計</p><p>　一、主要任務與目標：本次畢業(yè)設計的主要任務是對輸入分頻倍數（1到16）實現奇偶分頻，能夠實現1到16倍的分頻，并能夠在LED數碼管顯示分頻倍數。</p><

2、;p>　二、主要內容與基本要求： 本次畢業(yè)設計主要內容是對電機編碼器產生的100Mhz頻率進行奇偶分頻。學會使用Xilinx的ISE集成環(huán)境的工具，并能夠寫出1到16倍的奇偶分頻。此次畢業(yè)設計所需要的芯片，采用的是Xilinx的XC95108芯片和TI公司的TMS3200F240芯片來完成。</p><p>　三、計劃進度：畢業(yè)設計期限：自2010年11月17至2011年5月17日。第一階段（4周）：布置任

3、務，收集資料，系統(tǒng)總體方案設計，完成開題報告、文獻綜述、外文翻譯。第二階段（6周）：硬件電路與軟件程序設計，撰寫設計報告與論文。第三階段（2周）：設計作品完善，論文修改。</p><p>　四、主要參考文獻：[1] 趙紅怡.DSP技術與應用實例[M].北京：電子工業(yè)出版社，2003，6.[2]曾繁泰，陳美金.VHDL程序設計[M].北京：清華大學出版，2001，1.[3]黃正瑾，徐堅.CPLD系統(tǒng)設計技術入門與應