基于niosii的sd卡音樂播放器的實現(xiàn)【畢業(yè)論文】

1、<p><b>　　本科畢業(yè)設(shè)計</b></p><p><b>　?。?0 屆）</b></p><p>　　基于NiosII的SD卡音樂播放器的實現(xiàn) </p><p>　　所在學(xué)院 </p><p>　　專業(yè)班級

2、電子信息工程 </p><p>　　學(xué)生姓名 學(xué)號 </p><p>　　指導(dǎo)教師 職稱 </p><p>　　完成日期 年 月 </p><p><b>　　摘 要</b&

3、gt;</p><p>　　目前消費類電子產(chǎn)品的發(fā)展呈現(xiàn)出數(shù)字化和多功能集成化的明顯趨勢。在現(xiàn)代化生活中SD卡的使用十分普遍，嵌入式系統(tǒng)的應(yīng)用越來越多。利用可編程的片上系統(tǒng)SOPC可以方便靈活地進行音樂播放，不僅降低了成本，還具有很大的擴展性和靈活性。</p><p>　　本設(shè)計主要是為了開發(fā)出一套低成本、可擴展容量的音樂播放器。系統(tǒng)使用內(nèi)嵌NiosII軟核處理器的FPGA作為運算、控制核

4、心的音樂播放系統(tǒng)，具有結(jié)構(gòu)簡單、可靠性高、使用方便、擴展性強等優(yōu)點。本文通過使用SPI總線模擬SD卡的工作時序，利用NIOS II處理器對SD卡中音頻文件的讀取操作，使用WM8731音頻CODEC來播放音樂。從而完成一套基于SOPC的音樂播放系統(tǒng)。</p><p>　　關(guān)鍵詞：SD卡；音樂播放器；Nios II；SOPC</p><p><b>　　Abstract</b&

5、gt;</p><p>　　At present the development of consumer electronic products shows a tendency of digital and multifunctional integration. In modern life the usage of SD card is very popular, application of the em

6、bedded system is more and more extensive. The SOPC（system on a programmable chip）can make it neat and convenient to play music. It not only reduces the cost, but also has great expansibility and flexibility.</p>&

7、lt;p>　　This design is mainly to develop a low-cost music player with a scalable capacity. System uses embedded NiosII FPGA soft-core processors as the operation control center of the music playback system, having a si

8、mple structure, high reliability, ease of use, scalability and other advantages. In this design,first,we use the SPI bus work timing simulation of SD card,and then use NIOS II do read operation of the audio file in the S

9、D card,last play music with the WM8731 audio CODEC,so we can complete </p><p>　　Key Words: SD card; Music Player; Nios II ; SOPC</p><p><b>　　目錄</b></p><p>　　1 引言- 1 -&l

10、t;/p><p>　　1.1 便攜式音樂播放器的發(fā)展- 1 -</p><p>　　1.2 MP3播放器- 2 -</p><p>　　1.3 基于SD卡的音樂播放器的特點- 2 -</p><p>　　1.4 論文研究主要內(nèi)容與意義- 3 -</p><p>　　2 SOPC技術(shù)與QUARTUS II軟件- 4

11、 -</p><p>　　2.1 SOPC概述- 4 -</p><p>　　2.2 Cyclone FPGA系列- 4 -</p><p>　　2.3 Nios II簡介- 5 -</p><p>　　2.3.1 Nios II內(nèi)核種類- 6 -</p><p>　　2.3.2 Nios II處理器結(jié)構(gòu)-

12、6 -</p><p>　　2.4 QUARTUS II介紹及開發(fā)流程- 7 -</p><p>　　3 SD卡接口原理- 9 -</p><p>　　3.1 SD卡簡介- 9 -</p><p>　　3.2 SD卡引腳- 9 -</p><p>　　3.3 SD卡通信協(xié)議- 10 -</p>

13、<p>　　3.3.1 傳輸模式- 10 -</p><p>　　3.3.2 初始化及讀寫時序- 11 -</p><p>　　4 硬件設(shè)計- 13 -</p><p>　　4.1 開發(fā)工具介紹- 13 -</p><p>　　4.2 硬件結(jié)構(gòu)- 14 -</p><p>　　4.3 系統(tǒng)構(gòu)建-

14、14 -</p><p>　　5 軟件設(shè)計- 22 -</p><p>　　5.1 SOPC系統(tǒng)的軟件設(shè)計- 22 -</p><p>　　5.2 軟件設(shè)計思路- 22 -</p><p>　　5.2.1 SD卡讀寫- 23 -</p><p>　　5.2.2 音頻解碼- 24 -</p>&l

15、t;p>　　5.3 設(shè)計操作流程- 24 -</p><p>　　6總結(jié)- 27 -</p><p>　　6.1 基于SD卡的音樂播放器測試結(jié)果- 27 -</p><p>　　6.2 結(jié)語- 27 -</p><p>　　致謝錯誤!未定義書簽。</p><p>　　參考文獻- 28 -</p&

16、gt;<p><b>　　1 引言</b></p><p>　　1.1 便攜式音樂播放器的發(fā)展</p><p>　　1979 年索尼Walkman TPS-12 的問世，揭開了便攜式音樂播放器發(fā)展的序幕。個人音樂娛樂市場的大門正式由這臺磁帶機音樂系統(tǒng)開啟，而在這之前，笨重的立體聲錄音機，是人們在家里欣賞音樂的唯一選擇。行至今日，便攜式音樂播放器的歷史已經(jīng)

17、由四部分組成：磁帶機、CD 機、MD 播放器和MP3播放器[1-4]。在1980 年，索尼和飛利浦共同制定了數(shù)字音頻光盤格式標準，光盤采用16位音頻數(shù)據(jù)，，比特率為1411.2Kbps，采樣頻率44.1K，在此標準下的CD 音軌幾乎可以說幾乎是無損的。真正意義上的CD 隨身聽是1982 年索尼推出的D-50 。CD的發(fā)展在上世紀九十年代達到了鼎盛。在數(shù)字技術(shù)蓬勃發(fā)展的今天，CD 作為完美音質(zhì)的載體（盡管作為便攜式音樂器體積稍顯龐大），不

18、管音樂播放器未來怎么樣發(fā)展，永遠也都不會落伍。德國人Brandenburg 的博士論文，為MP3 這一數(shù)字音頻壓縮技術(shù)提供理論基礎(chǔ)的是上世紀九十年代末德國人Brandenburg 的博士論文。音樂技術(shù)史上劃時代的一刻定格在1995年，這一年，誕生了具有較高壓縮比以及較小音質(zhì)損失的MP3 標準。基于這種數(shù)字音樂壓縮技術(shù)，</p><p>　　當MP3在容量、外觀、音質(zhì)上的發(fā)展無法再吸引更多眼球的時候，開始轉(zhuǎn)向多功能

19、的方向發(fā)展。正如在手機身上所發(fā)生的一切，人們對于MP3的要求，不再是單一的欣賞音樂，而是能夠像手機一樣身兼多職。而目前消費類電子產(chǎn)品的發(fā)展呈現(xiàn)出數(shù)字化和多功能集成化的明顯趨勢。在MP3研究上，由于市場趨近飽和，大多數(shù)公司都將精力集中在外觀造型上，對于其功能及性價比的探索趨勢相對較弱。</p><p>　　1.2 MP3播放器</p><p>　　MP3，顧名思義，“MP”就是國際標準MPE

20、G，“3”就是第三層音頻壓縮模式，在中文中被稱為“電腦網(wǎng)絡(luò)音樂”，是一種對聲音信號進行壓縮的格式。之所以采用MPEG中第三層的壓縮模式，是因為其音質(zhì)比第一層和第二層要高，但相對的，編碼方式要較第一層和第二層更為復(fù)雜。MP3數(shù)據(jù)量與CD的相比，僅為32kbps~320kbps，是壓縮前數(shù)據(jù)量的1/4~1/40。CD的容量沒變，所存音樂的數(shù)據(jù)量卻下來了，也就是說一張CD現(xiàn)在可以存的音樂是以前的4~40倍，音樂效果卻沒打什么折扣。</p

21、><p>　　MP3播放器[4]，顧名思義也就是可播放MP3格式的音樂播放工具。MP3播放器的壓縮率可以達到1/4~1/40，但在人耳聽起來，卻并沒有什么失真，因為它將超出人耳聽力范圍的聲音從數(shù)字音頻中去掉，而不改變最主要的聲音。此外，MP3播放器也可以上傳、下載其他任何格式的電腦文件，MP3播放器具有移動存儲的功能。MP3播放器其實就是一個功能特定的小型電腦。在MP3播放器小小的機身里，擁有MP3播放器存儲器（存儲

22、卡）、MP3播放器顯示器（LCD顯示屏）、MP3播放器中央處理器MCU（微控制器）或MP3播放器解碼DSP（數(shù)字信號處理器）等。典型的MP3播放器如圖1-1。</p><p>　　圖1-1 MP3播放器</p><p>　　1.3 基于SD卡的音樂播放器的特點</p><p>　　在半導(dǎo)體行業(yè)中，消費類電子是近年來發(fā)展最迅猛的一個領(lǐng)域。2006年消費類電子在中國MC

23、U市場的需求所占份額超過了百分之四十[5]。</p><p>　　現(xiàn)在音樂播放器技術(shù)已基本成熟，一般MP3都采用專用DSP芯片和集成的數(shù)據(jù)程序存儲器。集成數(shù)據(jù)存儲器的優(yōu)點是成本低廉，但是，這樣卻無法方便的進行容量的擴展。因此，本次論文在于設(shè)計出能夠用SD卡作為音樂存儲介質(zhì)的存儲器，從而，使播放器的容量能夠方便地得到擴展。</p><p>　　隨著現(xiàn)在存儲器微型化快速發(fā)展，無法擴展容量的音樂

24、播放器已經(jīng)很難滿足人們的需求。雖然現(xiàn)在一些mp3容量已經(jīng)達到2G、4G甚至8G。但是，由于其容量無法擴展，為用戶以后的使用造成了極大不便。當用戶想要擴展容量時，不得不再換一個新的mp3。這樣就造成了用戶成本上的增加，會使用戶覺得得不償失。而SD卡音樂播放器的出現(xiàn)則可以解決用戶的這一煩惱。這也是本次設(shè)計的優(yōu)勢所在。</p><p>　　1.4 論文研究主要內(nèi)容與意義</p><p>　　1．

25、能夠完成對SD卡初始化及SD卡中音頻數(shù)據(jù)進行讀取。</p><p>　　2．通過音頻解碼芯片播放出原音頻文件。</p><p>　　3．通過控制部分，能夠進行上一曲、下一曲的切換等。</p><p>　　4．在DE2板的LED頻上顯示“Altera DE2 Board SD Music Player”。</p><p>　　本文采用Alter

26、a DE2板上提供的SD卡、音頻處理的硬件及軟件開發(fā)平臺，同時借助FPGA和WM8731(音頻輸入/輸出芯片)優(yōu)秀的音頻輸入/輸出能力，使該方案的性能達到優(yōu)化，旨在實現(xiàn)一種設(shè)計思路，即硬件設(shè)計軟件化。本次設(shè)計具有以下優(yōu)勢：</p><p>　　(1)本設(shè)計可以改變便攜式音樂播放器不同模塊間軟件和硬件的差異化設(shè)計。</p><p>　　(2)提高系統(tǒng)集成度，降低成本，在系統(tǒng)中實現(xiàn)不同功能卻基

27、于相同的業(yè)務(wù)載體，是本次設(shè)計的又一大亮點。</p><p>　　作為一種系統(tǒng)級設(shè)計技術(shù)，本設(shè)計將系統(tǒng)級可配置和可重用的設(shè)計方法融入多媒體設(shè)備設(shè)計中，可提高產(chǎn)品和企業(yè)的市場競爭力，有助于企業(yè)知識和經(jīng)驗的積累。</p><p>　　2 SOPC技術(shù)與QUARTUS II軟件</p><p>　　2.1 SOPC概述</p><p>　　SOC的設(shè)

28、計以口核為基礎(chǔ)，借助EAD工具，然后系統(tǒng)功能和結(jié)構(gòu)的描述是以分層次的硬件描述語言為主要手段。在少數(shù)幾個芯片上實現(xiàn)整個系統(tǒng)的功能是SOC以系統(tǒng)為框架，把處理機制、模型算法、芯片結(jié)構(gòu)直到器件的設(shè)計緊密結(jié)合起來的產(chǎn)物。SOC能實現(xiàn)更高性能的系統(tǒng)指標在同樣的工藝條件下。美國公司Altera最早提出了SOPC(System On Programmable Chip)，而Ouartus II是他在同時推出的相應(yīng)開發(fā)工具。SOPC技術(shù)將I/O口、存儲

29、器、處理器等系統(tǒng)設(shè)計需要的功能模塊集成到一個可編程器件(FPGA)上，從而在片上構(gòu)成了一個可編程的系統(tǒng)[6]。</p><p>　　SOPC的主要優(yōu)點有：</p><p>　　①用戶可以根據(jù)自己的需要直接設(shè)計專用集成電路。</p><p>　?、谡麄€設(shè)計過程都由計算機進行，如系統(tǒng)電路描述、系統(tǒng)硬件設(shè)計、系統(tǒng)軟件設(shè)計等。</p><p>　　③

30、在實現(xiàn)系統(tǒng)專用集成電路時有了更多的選擇，不但可以使用原來ASIC器件，更可以選擇規(guī)模更大的FPGA。</p><p>　　2.2 Cyclone FPGA系列</p><p>　　FPGA是 Field Programmable Gate Array的縮寫，中文意思是現(xiàn)場可編程邏輯閘陣列，是一個含有可編輯元件的半導(dǎo)體設(shè)備，可供使用者現(xiàn)場程式化的邏輯閘陣列元件。系統(tǒng)設(shè)計師可以根據(jù)需要通過可編

31、輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。FPGA雖然速度較慢，對于復(fù)雜的設(shè)計也無能為力，但可以快速成品是它的殺手锏，且它的成品更為低廉。在一些技術(shù)更新比較快的行業(yè)，F(xiàn)PGA幾乎是電子系統(tǒng)中的必要部件，因為在大批量供貨前，必須迅速地搶占市場，這時FPGA方便靈活的優(yōu)勢就顯得很重要[7]。</p><p>　　本次設(shè)計采用的FPGA是Altera公司的cyclone II，雖然

32、是05年的產(chǎn)品，現(xiàn)在來講稍微有點過時，但本次設(shè)計的主要宗旨是硬件設(shè)計的軟件化，起一個拋磚引玉的作用。</p><p>　　Altera公司開發(fā)Cyclone FPGA系列是為了滿足市場對低功耗、低成本設(shè)計的需求，至今為止已經(jīng)推出了五代。</p><p>　　Cyclone 是最初的低成本FPGA。2003年推出，0.13um工藝,1.5v內(nèi)核供電，與Stratix結(jié)構(gòu)類似，是一種

33、低成本FPGA系列 ，是目前主流產(chǎn)品，其配置芯片也改用全新的產(chǎn)品[8]。</p><p>　　CycloneII是Cyclone的下一代產(chǎn)品，2005年開始推出，90nm工藝，1.2v內(nèi)核供電，屬于低成本FPGA，提供硬件乘法器單元，為大批量、低成本應(yīng)用提供用戶需要的各種功能[8]。</p><p>　　Cyclone III系列于2007年推出，采用臺積電(TSMC)的低功耗(LP)工藝

34、技術(shù)制造，以相 當于ASIC的價格實現(xiàn)了低功耗[8]。 </p><p>　　Cyclone IV 系列于2009年推出，60nm工藝，面向?qū)Τ杀久舾械拇笈繎?yīng)用，幫助顧客滿足越來越大的帶寬需求，同時降低了成本[8]。</p><p>　　CycloneV FPGA系列2011年推出，28nm工藝，實現(xiàn)了業(yè)界最低的系統(tǒng)成本和功耗，其性能水平使得該器件系列成為突出您大批量應(yīng)用優(yōu)勢的理想選擇。

35、與前幾代產(chǎn)品相比，它具有高效的邏輯集成功能，提供集成收發(fā)器型號，總功耗降低了40％，靜態(tài)功耗降低了30％[8]。</p><p>　　2.3 Nios II簡介</p><p>　　Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，其性能超過200DMIPS（所謂軟核，是指未被固化在硅片上，使用時需要借助EDA軟件對其進行配置并下載到可編程芯片(比如FPGA)中的IP

36、核。軟核最大的特點就是可由用戶按需要進行配置）。它相較于普通的嵌入式CPU有兩大亮點：</p><p>　　外設(shè)可以根據(jù)用戶的需求自由的選擇。</p><p>　　CPU通過一條名為“Avalon”的總線與外設(shè)相連，系統(tǒng)主從設(shè)備的端口連接和時序關(guān)系由這條總線規(guī)定。CPU的所有數(shù)據(jù)交換都通過這條總線，系統(tǒng)的多個設(shè)備也可以同時使用這條總線。[9]</p><p>　　N

37、ios II軟核處理器具有以下的優(yōu)點：</p><p><b>　　(1)設(shè)計靈活。</b></p><p>　　(2)價格低廉。在不增加成本的情況下一塊FPGA可以實現(xiàn)多核，添加Nios II軟核幾乎不增加成本。</p><p>　　(3)開發(fā)迅速。通過IP復(fù)用以及Altera提供的大多數(shù)外設(shè)的驅(qū)動程序，大大加快開發(fā)速度。</p>

38、<p>　　2.3.1 Nios II內(nèi)核種類</p><p>　　Nios II有三種類型的內(nèi)核，其具體分類及特點參見圖2-1。</p><p>　　圖2-1 Nios內(nèi)核的類型特點</p><p>　　2.3.2 Nios II處理器結(jié)構(gòu)</p><p>　　在沒有協(xié)處理器的情況下，Nios II的數(shù)據(jù)處理主要由算術(shù)邏輯單元

39、完成。用戶定制的邏輯電路通過邏輯接口與Nios II內(nèi)核相連接。Nios II采用數(shù)據(jù)總線和指令總線分開的哈佛結(jié)構(gòu)。Nios II處理器內(nèi)集成有一個JTAG調(diào)試模塊。為了提高系統(tǒng)的整體性能，Nios II內(nèi)核除帶有緊耦合存儲器TCM接口外，還集成有數(shù)據(jù)Cache和指令Cache。TCM使Nios II在處理器可預(yù)測實時響應(yīng)的同時又提高了系統(tǒng)性能。中斷控制器管理外部硬件的中斷，異?？刂破鞴芾韮?nèi)核異常。具體結(jié)構(gòu)如圖2-2。</p>

40、;<p>　　圖2-2 Nios II處理器結(jié)構(gòu)框圖</p><p>　　2.4 QUARTUS II介紹及開發(fā)流程</p><p>　　QuartusⅡ軟件是Altera公司的第四代開發(fā)軟件，是MAX+plusⅡ的升級版。他提供了一個完整并高效的設(shè)計環(huán)境，很適合具體的設(shè)計要求。QuartusⅡ提供了便捷的設(shè)計輸入方式、快速的編譯和簡單易懂的器件編程。能夠支持邏輯門數(shù)在百萬門

41、以上的邏輯器件的開發(fā)，并且為第三方工具提供了無縫接口。</p><p>　　基于VHDL的Quartus開發(fā)流程為：如圖2-3所示，這一流程基本可適用于全部的基于硬件描述語言的設(shè)計。以下是對這一流程中的一些關(guān)鍵步驟進行簡要的說明[5]：</p><p>　?、?系統(tǒng)層次劃分(Hierarchy)。即確定系統(tǒng)由哪些模塊構(gòu)成，各模塊又由由哪些子模塊構(gòu)成。</p><p>

42、;　　⑵ 編碼（Coding）。即寫出VHDL代碼。</p><p>　?、?編譯(Compilation)。編譯器會對VHDL程序進行語法檢查，并提示一些錯誤信息和內(nèi)部信息。</p><p>　?、?功能仿真(Functional Simulation)。程序通過編譯之后，將文件調(diào)入波形編輯器進行功能仿真，檢查邏輯功能是否正確。</p><p>　?、?綜合(Sy

43、nthesis)。這一步一般由綜合器自動完成。</p><p>　　⑹ 適配(Fitting)。此步驟將產(chǎn)生多項設(shè)計結(jié)果：①適配報告，包括芯片內(nèi)部資源的利用情況、設(shè)計的布爾方程描述情況等；②適配后的仿真模型；③器件編程文件。</p><p>　?、?時序仿真(Timing Simulation)。在布局布線后獲得的精確參數(shù)，驗證電路的時序(也稱為后仿真)</p><p&

44、gt;　?、?下載到CPLD/FPGA(Programming)。</p><p>　　圖2-3 基于VHDL的Quartus開發(fā)流程</p><p><b>　　3 SD卡接口原理</b></p><p><b>　　3.1 SD卡簡介</b></p><p>　　SD卡（Secure Digit

45、al Memory Card）中文翻譯為安全數(shù)碼卡，是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備，它被廣泛地于便攜式裝置上使用，例如數(shù)碼相機、個人數(shù)碼助理(PDA)和多媒體播放器等。SD卡由日本松下、東芝及美國SanDisk公司于1999年8月共同開發(fā)研制。大小猶如一張郵票的SD記憶卡，重量只有2克，但卻擁有高記憶容量、快速數(shù)據(jù)傳輸率、極大的移動靈活性以及很好的安全性。</p><p>　　SD卡發(fā)展至今主要分為三

46、大類：標準版本(SD、miniSD、microSD)、大容量版本(SDHC、miniSDHC、microSDHC)、和SDIO卡[11]。典型的SD卡及引腳分布如圖3-1所示。</p><p>　　圖3-1 SD卡及引腳分布圖</p><p>　　SSD卡還提供不同的速度，它是按CD-ROM的150kB/秒為1倍速的速率計算方法來計算的。基本上，它們能夠比標準CD-ROM的傳輸速度快6倍(

47、900 kB/秒)，而高速的SD卡更能傳輸66x (10 MB/秒) 以及 133x 或更高的速度。一些數(shù)碼相機需要高速SD卡來更流暢地拍攝影片，和連續(xù)拍攝相片更迅速。直至2005年12月，大部分設(shè)備跟從SD卡的1.01規(guī)格，而更高速至133x的設(shè)備亦跟從1.1規(guī)格。</p><p><b>　　3.2 SD卡引腳</b></p><p>　　SD卡有9個引腳，它們分

48、別是：VCC、GND、DAT0-DAT3、CLK、CMD。它們在不同的模式下有不同的定義。其具體定義如下表所示。</p><p>　　3.3 SD卡通信協(xié)議</p><p>　　3.3.1 傳輸模式</p><p>　　SD卡各引腳的功能在不同通信模式（SD模式和SPI模式）下不盡相同。主機只能選擇其中的一種模式在通信過程中。主機對于通信模式的選擇是全公開的。SD卡

49、通過自動檢測復(fù)位命令而進入不同的模式，相同的通信模式是通信的雙方必須所遵照的。</p><p><b>　　(1)SD模式</b></p><p>　　顧名思義，主機使用SD總線訪問SD卡的模式稱為SD模式.。一個主機、多個從機和同步的星形結(jié)構(gòu)構(gòu)成了SD總線的拓撲結(jié)構(gòu)。每張卡都獨立擁有命令線和數(shù)據(jù)線，但是共用時鐘CLK、電源和地信號。</p><p

50、><b>　　(2)SPI模式</b></p><p>　　同理，主機使用SPI總線訪問SD卡的模式稱為SPI模式。如果要使SD卡進入SPI模式的話，讓微處理器在卡上電后的第一個復(fù)位命令時進行選擇。在卡的上電期間通信模式不能更改為SD模式。SPI簡單傳輸?shù)臅r序如圖3-2。.</p><p>　　圖3-2 SPI簡單傳輸時序圖</p><p&g

51、t;<b>　　兩種協(xié)議的區(qū)別：</b></p><p>　　SD卡可以采用SD總線訪問，也可以采用SPI總線模式訪問。SD模式雖然功能上強于SPI模式，但增加了很多外設(shè)，不像SPI總線在芯片的管腳上只占用4線，不利于PCB的布局；而且對于大部分CPU來說是沒有SD接口而只有SPI接口的，如果通過I/O口模擬SD總線，速度不及真正的SD總線不說，還增加了額外的軟件開銷?；谝陨系目紤]，本次設(shè)

52、計主機使用SPI總線訪問SD卡。</p><p>　　3.3.2 初始化及讀寫時序</p><p><b>　　(1)初始化時序</b></p><p>　　圖3-3 SD卡初始化時序圖</p><p>　　首先，通過CLK向SD卡發(fā)送74+個時鐘（在上電初期，電壓的上升過程據(jù)SD卡組織的計算約合64個CLK周期才能到達

53、SD卡的正常工作電壓他們管這個叫做Supply ramp up time，其后的10個CLK是為了與SD卡同步）。然后使CS為低電平，SD卡使能；其次在SD卡的in寫入reset指令；寫入指令后還要附加8個填充時鐘，是SD卡完成內(nèi)部操作；之后在SD卡的out上接受回應(yīng),表示初始化完畢；回應(yīng)接受完畢使CS為低電平，再附加8個填充時鐘。如圖3-3所示。</p><p><b>　　(2)讀時序</b&

54、gt;</p><p>　　圖3-4 SD卡讀時序圖</p><p>　　首先使CS為低電平，SD卡使能。然后在SD卡的in寫入read指令，寫入指令后附加8個填充時鐘。之后在SD卡的out上接受回應(yīng)，表示下面要開始讀出數(shù)據(jù)。讀出數(shù)據(jù)完畢后使CS為低電平，再附加八個時鐘。讀時序圖如圖3-4所示。</p><p><b>　　(3)寫時序</b>

55、</p><p>　　圖3-5 SD卡寫時序圖</p><p>　　首先使CS為低電平，SD卡使能。然后在SD卡的in寫入write指令，寫入指令后附加8個填充時鐘。之后在SD卡的out上接受回應(yīng)，表示下面要開始寫入數(shù)據(jù)。在SD卡的in中寫入數(shù)據(jù)完成后，out返回一個xxx0 0101 b的值表示已寫入完畢。寫時序圖如圖3-5所示。</p><p><b>

56、;　　4 硬件設(shè)計</b></p><p>　　此次設(shè)計硬件設(shè)計部分所使用的工具主要有Quartus II及SOPC Builder開發(fā)工具。</p><p>　　本文要設(shè)計一個嵌入式便攜音頻播放平臺，即在DE2板上設(shè)計一個SD卡音樂播放器，實現(xiàn)把SD卡上儲存的音樂文件通過CPU讀出來，再通過播放器的音頻DAC裝置播放出來。此次設(shè)計用到的音頻DAC是WM8731(是一款帶有集成

57、耳機驅(qū)動器的極低功耗、高質(zhì)量音頻編碼解碼器，專為便攜數(shù)字音頻應(yīng)用而設(shè)計。該器件可以提供CD音質(zhì)的音頻錄音和回放，為16歐姆的負載提供50mW的輸出功率)。它的驅(qū)動程序Altera已經(jīng)給出了參考可以直接使用。Nios II CPU可以直接控制WM8731通過已經(jīng)集成在Avalon總線的結(jié)構(gòu)中的WM8731控制器。</p><p>　　4.1 開發(fā)工具介紹</p><p>　　SOPC系統(tǒng)設(shè)計

58、的基本軟件工具包括：Quartus II，用于完成Nios II系統(tǒng)的綜合分析、硬件優(yōu)化、適配、配置文件編程下載及硬件系統(tǒng)測試等；SOPCBullder它是Nios II軟核處理器的開發(fā)包，用于實現(xiàn)NiosII系統(tǒng)配置、生成以及與Nios II系統(tǒng)相關(guān)的監(jiān)控和軟件調(diào)試平臺的生成；NiosII IDE，用于完成基于NiosII系統(tǒng)的軟件開發(fā)和調(diào)試。</p><p>　　(1)SOPC Builder</p&g

59、t;<p>　　SOPC Builder是由Altera公司推出的一款基于Quartus II工作平臺的自動化系統(tǒng)開發(fā)工具。在開發(fā)過程中，系統(tǒng)的定義和集成它是自發(fā)進行的，從而可以將SOPC的設(shè)計工作極大的進行簡化。SOPC Builde的開發(fā)理念是為設(shè)計者提供一個強大系統(tǒng)設(shè)計平臺，兼具快速開發(fā)設(shè)計及驗證的功能，用以搭建基于總線的系統(tǒng)。它除包含諸如處理器、存儲器、總線等模塊外，還包括一些列的嵌入式軟件開發(fā)工具。</p&

60、gt;<p>　　(2)Nios II IDE</p><p>　　IDE是英文集成開發(fā)環(huán)境的縮寫， Nios II IDE意即為Nios II 的集成開發(fā)環(huán)境，是一款基于 Nios II CPU的軟件開發(fā)工具。在 Nios II IDE 下可以完成基于Nios II的軟件的所有開發(fā)，如編輯，調(diào)試程序

61、，編譯等。Nios II IDE為所有的Nios II CPU系統(tǒng)提供了一個統(tǒng)一的開發(fā)平臺。</p><p>　　工程管理器、編輯器和編譯器、調(diào)試器、閃存編程器是Nios II IDE 為軟件開發(fā)提供的四個主要功能。</p><p><b>　　4.2 硬件結(jié)構(gòu)</b></p><p>

62、;　　用Nios II實現(xiàn)的最大特點就是其外設(shè)就可定制和裁剪，體現(xiàn)經(jīng)濟性的同時也與當下的低碳的概念十分吻合。本次設(shè)計需要用到的有Nios II CPU(使用f型)、SDRAM、Timer、Jtag Uart和一些輔助的外設(shè)，SD卡的話則通過三個普通的I/O口與其四個引腳相連，in與out共用一個I/O口。結(jié)構(gòu)圖如圖4-1所示。</p><p>　　圖4-1 系統(tǒng)硬件結(jié)構(gòu)圖</p><p>

63、　　首先使用SOPC Builder系統(tǒng)工具構(gòu)建了一個Nios CPU作為整個系統(tǒng)的處理器核(IP 復(fù)用是SOPC 技術(shù)的特點，利用Altera 公司提供的標準IP庫，在Quarturs II軟件的SOPC Builder中調(diào)用需要用到的IP 核，如Nios II CPU 、Timer、PIO 等，只要根據(jù)需求改變IP 核參數(shù)就可以迅速構(gòu)建MP3 播放器的硬件系統(tǒng))。它的Avalon總線對其他接口及控制器進行指令和數(shù)據(jù)傳輸，包括：由JA

64、TG通用異步收發(fā)器UART：為可選擇的片外存儲器配備了專用存儲器接口；控制語音輸入輸出的音頻數(shù)據(jù)接口，實現(xiàn)語音編解碼的控制和流處理。</p><p><b>　　4.3 系統(tǒng)構(gòu)建</b></p><p>　　硬件結(jié)構(gòu)的搭建和生成使用了Altera公司的SOPC Builder開發(fā)工具。用戶對硬件的定義可以通過SOPC Builder提供的一個直觀圖形用戶界面進行工作。

65、SOPC Builder相當人性化地為每個元件提供一個向?qū)В脩敉ㄟ^向?qū)Фx元器件功能。系統(tǒng)的微處理器核、外圍設(shè)備、存儲器和其它IP核通過SOPC Builder自動生成的總線所需邏輯相互連接起來。</p><p>　　根據(jù)系統(tǒng)的要求配置硬件，在SOPC Builder導(dǎo)入模塊集成庫中的模塊Nios II CPU、三態(tài)橋、Flash、SRAM 、SD_CLK、SD_CMD、SD_DAT、Timer、Button、

66、Switch以及Jtag_Uart，并定義以下組件選項：系統(tǒng)組件和接口、主連接和從連接、系統(tǒng)地址映射及鎖定、系統(tǒng)IRQ分配以及系統(tǒng)響應(yīng)時鐘頻率等。</p><p>　　本設(shè)計選用的FPGA芯片是Altera公司的Cyclone系列的Cyclone II EP2C35F672C6芯片，該芯片具有33216個邏輯單元、483Kbit片上RAM，475個用戶自定義I／0接口是一個集成度極高的、功能強大的FPGA芯片。&

67、lt;/p><p>　　在Altera的Quartusll中新建工程，并在SOPCBuilder中添加口核構(gòu)建系：</p><p>　　(1)為系統(tǒng)添加處理器</p><p>　　首先，為系統(tǒng)加入處理器，選用Nios/f快速型軟核，具有最高的系統(tǒng)性能。在caches and memory intefaces標簽下進行如圖4-2操作。</p><p&g

68、t;　　圖4-2 處理器設(shè)置圖</p><p>　　然后在JTAG Debug Module標簽下選擇 level 1，并將其重命名為cpu_0。</p><p>　　(2) 為系統(tǒng)添加Avelon總線三態(tài)橋</p><p>　　添加三態(tài)橋并將其命名為tri_state_bridge_0。</p><p>　　(3)為系統(tǒng)添加閃存</p

69、><p>　　添加閃存后，將Attributes標簽下的presets(預(yù)設(shè)）項選為custom,Address width 設(shè)為22，data設(shè)為8。timing標簽下的設(shè)置如圖4-3。</p><p>　　圖4-3 閃存設(shè)置圖</p><p>　　將閃存重命名為cfi_flash_0。</p><p>　　(4)為系統(tǒng)添加同步動態(tài)隨機存儲器S

70、DRAM</p><p>　　添加存儲器后，其設(shè)置如圖4-4。</p><p>　　圖4-4 SDRAM設(shè)置圖</p><p>　　設(shè)置完成后將其命名為sdram_0。</p><p>　　(5)為系統(tǒng)添加串行存貯器控制器epcs controller</p><p>　　NiosII 不能直接從EPCS中執(zhí)行程序，它

71、實際上是執(zhí)行EPCS控制器的片內(nèi)ROM中的代碼（即Bootloader），把EPCS中的程序搬到RAM中執(zhí)行。FPGA配置數(shù)據(jù)和NiosII程序都存放在EPCS器件中。將其命名為epcs_controller。</p><p>　　(6)為系統(tǒng)添加JTAG UART</p><p>　　添加完成后，其界面下的選項都取默認值。重命名為jtag_uart。</p><p&g

72、t;　　(7)為系統(tǒng)添加UART</p><p>　　其configuration（配置）界面下的設(shè)置如圖4-5。</p><p>　　圖4-5 JTAG UART設(shè)置圖</p><p>　　Simulation(模擬)界面下選Accelerated，其他的都不選，將其重命名為uart_0。</p><p>　　(8)為系統(tǒng)添加時鐘Time&

73、lt;/p><p>　　添加兩個時鐘，其設(shè)置都如圖4-6。</p><p>　　圖4-6 Time設(shè)置圖</p><p>　　分別將其命名為time_0，time_1。</p><p>　　(9)為系統(tǒng)添加LCD 16207</p><p>　　添加完成后將其重命名為lcd_16207_0。.</p><

74、;p>　　(10)為系統(tǒng)添加PIO</p><p>　?、偬砑舆B接led的PIO</p><p>　　添加兩個PIO，其basic setttings標簽下的設(shè)置都如圖4-7。</p><p>　　圖4-7 led_pio設(shè)置圖</p><p>　　分別將他們命名為led_red 和led_green。</p><p

75、>　　②添加連接按鍵的PIO</p><p>　　添加一個PIO，其參數(shù)設(shè)置如圖4-8。</p><p>　　圖4-8 button_pio設(shè)置圖</p><p>　　設(shè)置完成后將其命名為button_pio。</p><p>　?、厶砑舆B接開關(guān)的PIO</p><p>　　添加一個PIO,其參數(shù)設(shè)置如圖4-9。

76、設(shè)置完成后將其命名為switch_pio。</p><p>　　圖4-9 switch_pio設(shè)置圖</p><p>　　(11)為系統(tǒng)添加SEG7_LPU_8</p><p>　　添加后將其命名為SEG7_display。</p><p>　　(12)為系統(tǒng)添加Static Ram</p><p>　　添加一個規(guī)格為

77、16bit，512k的SRAM，將其命名為sram_0。</p><p>　　(13)為系統(tǒng)添加一個DM9000A</p><p>　　DM9000AEP是一款完全集成的和符合成本效益單芯片快速以太網(wǎng)MAC控制器與一般處理接口，一個10/100M自適應(yīng)的PHY和4K DWORD值的SRAM 。它的目的是在低功耗和高性能進程的3.3V與5V的支持寬容。添加后將其并命名為DM9000A。<

78、;/p><p>　　(14)為系統(tǒng)添加一個ISP1362</p><p>　　ISP1362是一款符合USB 2.0總線協(xié)議的接口芯片。添加后將其命名為ISP1362。</p><p>　　(15)為系統(tǒng)添加一個Binary_VGA_Controller(二元VGA控制器）</p><p>　　其RAM_SIZE為19'b10010110

79、00000000000。添加后將其命名為VGA_0。</p><p>　　(16)為系統(tǒng)添加一個Audio_DAC_FIFO(先進先出音頻數(shù)/模轉(zhuǎn)換緩存器）</p><p>　　其參數(shù)界面設(shè)置如圖4-10。</p><p>　　圖4-10 VGA_Controller設(shè)置圖</p><p>　　添加完成后將其命名為Audio_0。</p

80、><p>　　(17)為系統(tǒng)添加連接SD卡的PIO</p><p>　　SD 卡接口模塊SD Card IO 由3 個Altera 提供的PIO 核組成， 分別接SD Card 的CLK、CMD、DATA引腳，向SD Card 提供時鐘信號、指令和數(shù)據(jù)。SD 卡是本系統(tǒng)的主要存儲器，音頻文件都存放在SD 卡中。</p><p>　?、偬砑觾蓚€PIO,Basic Sett

81、ings標簽下的設(shè)置都如圖4-11。</p><p>　　圖4-11 SD_DAT,SD_CMD PIO設(shè)置圖</p><p>　　分別將其命名為SD_DAT,SD_CMD。</p><p>　?、谔砑右粋€PIO,Basic Setting標簽下的設(shè)置如圖4-12。</p><p>　　圖4-12 CLK PIO設(shè)置圖</p>

82、<p>　　將其重命名為SD_CLK。</p><p>　　當所有器件都添加完成后，定義主連接和從連接、系統(tǒng)地址映射及鎖定、系統(tǒng)IRQ分配以及系統(tǒng)響應(yīng)時鐘頻率等，其具體設(shè)置如圖4-13。</p><p>　　圖4-13 器件總體連接設(shè)置圖</p><p>　　從圖4-14所示的硬件編譯報告中可以看出，本系統(tǒng)設(shè)計所占用的邏輯單元數(shù)是6574個，占EP2C35

83、F672C6邏輯單元的20%。對于利用SOPC構(gòu)成的系統(tǒng)，可以根據(jù)用戶的需要定制硬件，使用戶可以避免浪費不必要的邏輯資源。</p><p>　　圖4-14 系統(tǒng)編譯圖</p><p><b>　　5 軟件設(shè)計</b></p><p>　　軟件設(shè)計部分所使用的工具主要有Nios II IDE集成開發(fā)環(huán)境。 整個系統(tǒng)分為WM8731的驅(qū)動

84、程序編寫，SD卡時序模擬，整個音樂播放系統(tǒng)的硬件平臺的搭建，NIOS II軟件程序的編寫。由于WM8731的驅(qū)動程序，ALTERA已經(jīng)給出了參考，可以直接使用，所以本系統(tǒng)的核心在于SD卡的讀取操作，使系統(tǒng)能完成其音樂播放功能。由于SPI總線在芯片的管腳上只占用4線，節(jié)約了芯片的管腳。同時為PCB的布局上節(jié)省空間，所以此次設(shè)計采用SPI協(xié)議。</p><p>　　5.1 SOPC系統(tǒng)的軟件設(shè)計</p>

85、<p>　　Altera公司為片上系統(tǒng)的軟件開發(fā)提供了一個功能強大、易用的Nios II集成開發(fā)環(huán)境，這個軟件開發(fā)環(huán)境包括語言的頭文件、外圍接口的驅(qū)動以及實時操作系統(tǒng)的內(nèi)核，可完成整個軟件工程的編輯、編譯、調(diào)試和下載等過程，這樣幾乎與通常的嵌入式系統(tǒng)的開發(fā)沒有區(qū)別加快了軟件的開發(fā)速度。</p><p>　　其具體過程為：令生成并加入總線和各種需要加入的外設(shè)組件(如各類接口、Hash等)后，對基于Nio

86、s II的SOPC系統(tǒng)進行編譯并下載到FPGA中。在Nios II的硬件系統(tǒng)生成的同時，SOPCBulder幫助用戶生成相應(yīng)的SOF文件。由于在硬件開發(fā)中的Nios II CPU及其外設(shè)構(gòu)成的系統(tǒng)是自定制的，存儲器、外設(shè)地址的映射等都各不相同，需要專有的SOF文件，用戶新定制的指令也必須修改原有的編譯工具，這些都由SOPCBulder自動生成。在生成SOF文件的基礎(chǔ)上，可進入系統(tǒng)軟件的設(shè)計。在這里，軟件的開發(fā)設(shè)計與通常的嵌入式系統(tǒng)的開發(fā)

87、設(shè)計相類似，唯一不同點在于這時面對的嵌入式系統(tǒng)是自己定制的、裁剪過的，因此受到硬件的局限性會小些。</p><p>　　IP復(fù)用是SOPC技術(shù)的特點，利用Altera公司提供的標準IP庫，在Ouarturs II軟件的SOPC Builder中調(diào)用需要用到的IP核，如Nios II CPU、Timer、PlO等，只要根據(jù)需求改變IP核參數(shù)就可以迅速構(gòu)建MP3播放器的硬件系統(tǒng)。</p><p&g

88、t;　　5.2 軟件設(shè)計思路</p><p>　　軟件按照功能設(shè)計劃分為：Nios II系統(tǒng)的啟動、主程序模塊、SD卡模塊、按鍵中斷模塊，如圖5-1所示。</p><p>　　圖5-1 軟件設(shè)計框架圖</p><p>　　當微型操作系統(tǒng)加載完成后，Nios II訪問存儲介質(zhì)。音頻文件存儲在內(nèi)置閃存里，在播放的過程中，Nios II將其從存儲介質(zhì)里讀取出來，緩沖在RA

89、M中，解碼后播放出來。由于此時的信號是數(shù)字信號，耳機之類的模擬設(shè)備還無法播放，這時就需要由DAC來將數(shù)字信號轉(zhuǎn)換為模擬信號。</p><p>　　5.2.1 SD卡讀寫</p><p>　　SD卡與硬件系統(tǒng)接口分別為CLK、CMD、DATA。CLK是SD卡的時鐘信號接口，Input和Output共用一個雙向IO口，如圖5-2所示。</p><p>　　圖5-2 SD

90、卡讀寫實現(xiàn)圖</p><p>　　SD卡讀寫模塊由軟件編程實現(xiàn)，整個SD卡系統(tǒng)如圖5-3所示。</p><p>　　圖5-3 SD卡系統(tǒng)圖</p><p>　　5.2.2 音頻解碼</p><p>　　Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，具有32位處理器的基本結(jié)構(gòu)單元——32位指令大小，32位數(shù)據(jù)和地址路徑

91、，32位通用寄存器和32個外部中斷源，其性能超過200DMIPS，因此，Nios II處理器完全可以達到MP3解碼的速度要求。</p><p>　　本設(shè)計采用的WM8731是一款帶有集成耳機驅(qū)動器的極低功耗、高質(zhì)量音頻編碼解碼器，專為便攜數(shù)字音頻應(yīng)用而設(shè)計。WM8731的驅(qū)動程序ALTERA已經(jīng)給出了參考，可以直接調(diào)用。</p><p>　　5.3 設(shè)計操作流程</p>&l

92、t;p>　?。?）啟動Nios II IDE并設(shè)置工作空間</p><p>　　選擇主菜單File→Switch Workspce...，將Workspace的路徑選為在硬件配置時建立的文件夾，為c:\my_EDA\DE2_SD_Card_Audio，如圖5-4。</p><p>　　圖5-4 Nios II IDE工作空間設(shè)置圖</p><p>　　（2）新

93、建Nios II工程</p><p>　　選擇主菜單File→New→Nios IIC/C++ Application,出現(xiàn)New projet對話框。在select target hardware欄下的SOPC build system PTF filex框中通過browse選擇為C:\my_EDA\DE2_SD_Card_audio\system.ptf文件，并將name改為hello_led_0，如圖5-

94、5。</p><p>　　圖5-5 Nios II IDE新建工程設(shè)置圖</p><p>　　點擊next，，選擇create a new system library name,然后單擊完成。</p><p><b>　?。?）輸入源代碼</b></p><p>　　選擇主菜單File→New→source file和

95、header file,建立和調(diào)用本次設(shè)計系統(tǒng)各模塊的主程序和頭文件，有負責(zé)輸入輸出端口的basic_io.h,主程序hello_led_c,控制液晶屏字幕顯示的LCD.c,LCD.h以及負責(zé)SD卡初始化及讀操作的SD_card.h,如圖5-6。</p><p>　　圖5-6 系統(tǒng)程序目錄圖</p><p><b>　?。?）編譯工程</b></p>&

96、lt;p>　　雙擊hello_led_0文檔下的hello_led.c文件，這是SD卡音樂播放器的主程序文件。選擇Nios IDE主菜單下的project→build all,編譯該工程，如圖5-7。該過程時間較長。</p><p>　　圖5-7 軟件編譯圖</p><p><b>　?。?）配置運行方式</b></p><p>　　選擇

97、nios II IDE 主菜單下的run→run...。在已完成DE2_SD_Card_audio.sof下載到DE2的情況下，雙擊nios II hardware,在target connection下拉列表中將JTAG cable改為USB-Blaster[USB-0],改JTAG device 為1[EP2C35]，如圖5-8。</p><p>　　圖5-8 運行方式配置圖</p><p

98、>　?。?）準備好硬件并運行工程</p><p>　　將準備好的SD卡插入到DE2開發(fā)板上，將音響連接到DE2的LINE OUT上，就可以聽到存儲在SD卡里的wav格式音樂了。運行結(jié)果如圖5-9。</p><p>　　圖5-9 運行結(jié)果圖</p><p><b>　　6總結(jié)</b></p><p>　　6.1 基于

99、SD卡的音樂播放器測試結(jié)果</p><p>　　經(jīng)測試，系統(tǒng)可以正常識別和讀取WAV文件，在實現(xiàn)高質(zhì)量的播放的同時，在按鍵的控制下可以準確并同步地改變播放狀態(tài)。歌曲的停止、暫停、播放，滿足實時性和準確性的要求。</p><p><b>　　6.2 結(jié)語</b></p><p>　　使用內(nèi)嵌NioslI軟核處理器的FPGA作為運算、控制核心的音樂

100、播放系統(tǒng)，具有結(jié)構(gòu)簡單、可靠性高、使用方便，擴展性強等優(yōu)點。利用可編程的片上系統(tǒng)SOPC可以方便靈活地進行音樂播放，不僅降低了成本，還具有很大的擴展性和靈活性。此次主要設(shè)計一個嵌入式便攜音頻播放平臺，即在DE2板上設(shè)計一個SD卡音樂播放器，實現(xiàn)把SD卡上儲存的音樂文件通過CPU讀出來，再通過播放器的音頻DAC裝置播放出來。旨在實現(xiàn)一種設(shè)計思路，即硬件設(shè)計軟件化。</p><p><b>　　參考文獻&l

101、t;/b></p><p>　　[1]有風(fēng)無雨.歷史不會忘記－索尼Walkman數(shù)十年回憶[OL].http://www. pcpop.com/ doc/0/104/104282.shtml , 2005.8.</p><p>　　[2]沈磊.基于ColdFire和uCLinux的便攜式多媒體播放器軟件系統(tǒng)的設(shè)計與實現(xiàn)[D] .上海:上海交通大學(xué),2005:1-2.</p>

102、;<p>　　[3]workstar.百度百科MP3 [OL].http://baike. baidu.com/view/1310.htm #8,2009.6.10. </p><p>　　[4]麥建邦.百度百科MP3播放器[OL].http://baike.baidu.com/view/ 13614.htm l ,2009.2.22.</p><p>　　[5]CECA.C

103、hain Electronic Components Association[OL].http://ic-ceca.Org. Cn.2007.</p><p>　　[6]關(guān)學(xué)勇.基于NIOS Ⅱ的SD卡讀寫設(shè)計實現(xiàn)[D].大連:大連理工大學(xué),2009.</p><p>　　[7]bingonut.百度百科FPGA [OL]. http//baike.baidu.com/view/51371

104、.htm,2009.8.10.</p><p>　　[8]Altera.Altera[OL].http://www.altera.com.cn/products/devices/cyclone-about/cyc-about.html2009.7.10.</p><p>　　[9]Niemann R. Hardware/Software Co-design for Data Flow Do

105、minated Embedded Systems.Klower Academic Publ ishers,1998.</p><p>　　[10]qingruxue.百度百科Quartus II [OL] .http://baike.baidu.com/view/1616088.htm, 2009 .6.10. </p><p>　　[11]任玉帥.SD存儲方案的研究與實現(xiàn)[J].重慶工學(xué)

106、院學(xué)報,2008,22(4):10-11.</p><p>　　[12] Alcalde,A．Ortmann，M．S．gussa，S．NIOS II processor implemented in FPGA．An application on control of a PFC converter. IEEE,2008:4446-4451.</p><p>　　[13] Ni,F．L．Ji

107、n，lI．H．Xie，Z．W．A Highly Integrated Joint Servo System Based on FPGA with Nios II Processor．IEEE International Conference,2006:973-978.</p><p>　　[14]鄭亮,SD/MMC控制器的設(shè)計與實現(xiàn)[J].福建師范大學(xué)學(xué)報(自然科學(xué)版),2007,23(1):33-36.<