畢業(yè)設計---演播廳舞臺燈光控制系統(tǒng)論述

1、<p><b>　　緒論</b></p><p><b>　　論題的目的及意義</b></p><p>　　演播廳舞臺燈光控制系統(tǒng)廣泛的應用于演播廳，劇場，體育館，歌舞廳等場所。隨著經(jīng)濟的發(fā)展，各類節(jié)目在演播廳的制作數(shù)量陸續(xù)增加，制作規(guī)模不斷擴大，燈具的投入，給節(jié)目帶來精彩、刺激的效果，給熒屏送去絢爛、感慨的情調(diào)。介于燈光效果對演播員的

2、外觀形象，場廳的布局，會場的氣氛有著很大的影響，這就要求控制系統(tǒng)對現(xiàn)場機械燈的移動能夠靈活準確的控制。許多舊式控制臺并不能兼顧太多控制，而且邏輯功能較慢，操作起來需要多個步驟才可完成，導致工作效率減低，另外亦由于需同時使用多部控制臺，占據(jù)了大量的活動空間，十分不便。本設計用集成電路加LED顯示實施的最優(yōu)化控制系統(tǒng)可以極方便的控制100個以上的舞臺用機械燈的上升、下降、左旋、右旋、上旋、下旋、聚焦、散焦八個動作，滿足了演播室燈光控制的需要

3、。由于集成電路體積小、可靠性高、調(diào)試方便、使用方便，并且CMOS數(shù)字電路具有功耗低，速度高，成本低，高噪聲容限等優(yōu)點。</p><p><b>　　2.方法及設計步驟</b></p><p>　　首先對目前國內(nèi)演播廳舞臺燈光控制系統(tǒng)做一了解、對100個以上舞臺控制做出最優(yōu)控制方案，然后利用學到的知識，參考資料、文獻、基礎和專業(yè)書籍做出有數(shù)字電路LED顯示的演播廳舞臺燈

4、光控制系統(tǒng)控制臺的集成電路的設計，本論文設計過程如下：</p><p>　　分析設計要求，確定總體方案</p><p>　　根據(jù)系統(tǒng)設計任務，分析所要設計電路的總體功能，并將總體功能劃分為若干單元功能塊，了解它們之間的相互關系，確定總體方案和電路原理框圖。</p><p>　?。?）分析單元電路的功能，確定單元電路，選擇器件</p><p>

5、;　　總體方案是由能完成特定功能的單元電路組成的，通過仔細分析單元電路的性能指標和工作原理，設計出單元電路的結構形式；確定它們相互之間的連接關系，電平轉換和接口，并查閱了相關資料，選用合適器件。</p><p>　　單元電路的設計主要是根據(jù)其類型（組合電路還是時序電路），將其邏輯要求用真值表、狀態(tài)表、邏輯表達式等表示出來。由于集成電路的功能單元電路很多，所以要選擇恰當?shù)募善骷韺崿F(xiàn)某些邏輯功能，這樣就省去了很多

6、單元電路的設計工作，而主要考慮如何利用集成器件構成數(shù)字電路裝置。</p><p>　　1 控制系統(tǒng)控制臺的基本功能及工作原理</p><p>　　1.1 演播廳舞臺燈光控制系統(tǒng)臺的基本功能</p><p>　　圖1.1 控制臺示意圖</p><p>　　演播廳舞臺燈光控制系統(tǒng)控制臺如圖1.1所示。</p><p>　　

7、演播廳舞臺燈光控制系統(tǒng)控制臺的基本功能特點如下：</p><p>　　能實現(xiàn)100個以上機械燈的上升、下降、左旋、右旋、上旋、下旋、聚焦、散焦八個動作</p><p>　　所選中機械燈號數(shù)碼顯示</p><p>　　要求動作進行時LED燈指示</p><p>　　能與可編程控制器有效連接</p><p>　　此控制系統(tǒng)

8、采用單+5V電源供電，內(nèi)部電路所需脈沖不需要單獨脈沖產(chǎn)生裝置，在選擇機械燈同時直接產(chǎn)生動作脈沖，可有效防止誤動作產(chǎn)生，可靠性強。與PLC的連接采用了光電耦合器作為接口電路，提高了系統(tǒng)的可靠性。</p><p>　　1.2 演播廳舞臺燈光控制系統(tǒng)控制臺的設計原理</p><p>　　控制系統(tǒng)的框圖如圖1.2所示。 </p><p>　　圖1.2 系統(tǒng)原理框圖</

9、p><p>　　當我們需要某機械燈動作時，首先通過鍵盤輸入信號，信號經(jīng)編碼器進行編碼。由于輸入的數(shù)字為0～9，所以我們采用10線—4線編碼器。信號經(jīng)編碼器編碼以后，分為兩路。一路要送至譯碼顯示電路顯示，供控制臺控制人員核對，另一路通過光電隔離送至PLC控制器。因為我們設計的為100個以上三位數(shù)字的輸入電路，我們要依次輸入三位數(shù)字，因此我們需要三個寄存器構成移位寄存器，來完成信號的儲存和傳送功能。當我們輸完三位數(shù)字并核

10、對正確后，按“確認”鍵來選中需要動作的機械燈，如果輸錯時按“取消”鍵，然后重新輸入。當按了“確認”鍵后，我們再按所需要完成的動作信號相應的按紐以后，機械燈開始動作。</p><p>　　從上面的分析，我們可以知道，控制系統(tǒng)控制臺主要有三部分構成，即機械燈號選擇控制電路，信號儲存?zhèn)魉碗娐泛蛣幼骺刂齐娐啡糠?。從第二章開始，我們將詳細介紹各部分的設計過程。</p><p>　　2 控制系統(tǒng)機械

11、燈選擇電路的設計</p><p>　　2.1 鍵盤輸入部分</p><p>　　鍵盤是我們最常用到的標準輸入設備，這是為了“人—機”對話而設置的。在這里我們采用普通接觸式3×4行列式的小鍵盤。鍵盤電路以串行方式工作。每按下一個鍵，則在相應的時間段，輸出腳出現(xiàn)一個低電平脈沖，根據(jù)該脈沖出現(xiàn)的位置，就可以判斷出哪一個鍵被按下。它正常工作需要的電源為+5V電源。系統(tǒng)根據(jù)鍵盤信息進行功能

12、控制：如1，2，確認，取消等等。鍵盤的示意圖如圖2.1所示。 </p><p>　　圖2.1 鍵盤示意圖</p><p>　　2.2 編碼器的設計</p><p><b>　　2.2.1 編碼器</b></p>

13、;<p>　　編碼器是在數(shù)字電路中用二進制代碼表示某一信息的邏輯電路。按碼制區(qū)分，編碼器可有二進制編碼器、二～十進制編碼器等。按處理方式區(qū)分可以有普通方式和優(yōu)先方式。</p><p>　　在此設計中我們采用優(yōu)先編碼器。</p><p>　　在優(yōu)先編碼器中，對全部輸入端規(guī)定了一個優(yōu)先級別，它允許多個輸入端可以同時有效，但只對其中級別最高的輸入進行編碼，不理睬其他的輸入信號，這樣

14、就解決了其他編碼器只允許一個輸入端有效，當有兩個或兩個以上的輸入端有效時，輸出編碼就會出錯的問題。</p><p>　　在前面我們已經(jīng)說過，我們應該采用10線—4線編碼器。由于鍵盤在不輸入狀況下為高電平，所以我們采用低電平有效的譯碼器。在這里我們采用的是CD40147 10線—4線優(yōu)先編碼器。</p><p>　　CD40147的封裝形式及外引線排列與功能如圖2—3所示</p>

15、<p>　?。ㄓ肧J1100—76A型—16線和C型—16線。）</p><p>　　外引線排列： 功能圖</p><p>　　圖2—2 CD40147封裝形式及外引線排列與功能圖</p><p>　　CD40147集成電路的特性如下：</p><p>　?。?）10線—4線BCD編碼</p><

16、p>　?。?）輸入、輸出低電平有效。</p><p>　?。?）標準對稱輸出特性</p><p>　　（4）所有輸入、輸出、電源端均有保護網(wǎng)絡</p><p>　?。?）在全溫范圍內(nèi)噪聲容限：VDD=5V時，1V；</p><p>　　CD40147的真值表如表2—1所示</p><p>　　表2—1 CD40

17、147真值表：（負邏輯）</p><p>　　由真值表我們可以看出：CD40147有10個輸入端，4個輸出端。當10個輸入端都為高電平時，4個輸出端都為低電平。（40147為負邏輯）。當輸入0，即引腳15為低電平時，輸出均為高電平。在其他情況時，4個輸出引腳便會出現(xiàn)高低不同的電平，從而實現(xiàn)了十個輸入信號的編碼。</p><p><b>　　2.2.2 反相器</b>&

18、lt;/p><p>　　在我們?nèi)粘Ｊ褂玫募呻娐分?，我們大部分使用正邏輯電路，即二進制數(shù)“1” 代表高電平，“0”代表低電平。而我們用到的CD40147 10線—4線優(yōu)先編碼器為負邏輯。為了人們習慣上的認識，我們在編碼器輸出端都加上了一個非門，使其反相為正邏輯。考慮到我們還要利用非門提供信號脈沖，我們使用了CC4069六反相器。</p><p>　　CC4069反相器的特性如下：</p&

19、gt;<p>　?。?）VDD=10V時，傳輸延遲時間tPHL、tPLH=30ns。</p><p>　　（2）標準對稱輸出特性</p><p>　?。?）所有輸入、輸出、電源端均有保護網(wǎng)絡。</p><p>　　（4）在全溫范圍內(nèi)噪聲容限：VDD=5V時，1V；</p><p>　　CC4069封裝形式及外引線排列如圖（采用S

20、J1100—76A型—14線和C型—14線。）</p><p>　　圖2—3 CC4069封裝形式及外引線排列圖</p><p>　　1）.4069電路的組成</p><p>　　圖2—4 CMOS 反相器 圖2—5 MOS管等效電路</p><p>　　圖2—4是CMOS六反相器CC4069的內(nèi)部1/6單元電路。可以看出它是

21、由一個NMOS管和一個PMOS管組成的。我們已經(jīng)知道，NMOS管在柵極和源極之間加正電壓時，NMOS管的漏極和源極之間相當于開關閉合；而PMOS管在柵極和源極之間加負電壓時，PMOS管的漏極和源極之間相當于開關閉合。所以用導電極性相反的MOS管互補，PMOS管的源極接正的Vdd，NMOS管的源極接地，兩個漏極接在一起作為輸出，兩個柵極接在一起作為輸入，這樣就組成了CMOS反相器。圖中的二極管是保護電路，對正常的MOS管不起作用。<

22、/p><p><b>　　2）.工作原理</b></p><p>　　根據(jù)MOS管的開關特性可以畫出等效電路如圖2—5所示。當A=0時，對PMOS管來說，是在柵極和源極之間加了一個負電壓，所以PMOS管的源極和漏極之間相當于開關閉合，對NMOS管來說，柵極和源極加的是0V電壓，源極和漏極之間相當于開關關斷，輸出Vo=Vdd，即高電壓。當A=1時，對PMOS管來說，是在柵極

23、和源極之間加了一個0V電壓，對NMOS是加了一個高電壓，所以NMOS管閉合、PMOS管關斷，輸出低電平。即輸出與輸入之間的邏輯關系是Y=A。</p><p>　　圖2—6 CMOS反相器的電壓特性傳輸曲線</p><p>　　圖2—6是CMOS反相器的電壓傳輸特性曲線。與TTL比較一下可知，CMOS電路輸出的高電平可以達到電源電壓、低電平約為零，CMOS電路的閥值電壓約為電源電壓的二分之

24、一。使用不同的電源電壓將得到不同的閥值電壓，且CMOS門的電壓傳輸特性接近理想的開關特性。</p><p>　　由此可見，無論輸出是高電平還是低電平，兩個管子中總有一個是截止的。因此電路的靜態(tài)電流近似為零，靜態(tài)功耗極低的可以忽略，只是在兩個管子交換狀態(tài)的動態(tài)時，要消耗一點功率。在電源電壓為5V時，TTL電路每門的功耗約為100mW（毫瓦），LSTTL為2Mw，而CMOS只有2～5µW（微瓦）約為前者的千

25、分之一。然而就目前的工藝水平而言，CMOS電路的工作速度暫時還低于TTL電路。但隨著技術和工藝水平的不斷提高，CMOS集成電路的應用領域會越來越寬廣。</p><p>　　2.3 CMOS器件使用中的注意事項</p><p>　　由于CMOS器件內(nèi)MOS管的柵極與源極間的隔離層系很薄的二氧化硅，因此輸入阻抗很高（>109Ω），這樣輸入端極容易受外界靜電的影響，當輸入端的靜電能量積累到

26、一定程度時，就容易將二氧化硅層擊穿，即造成柵穿或柵漏現(xiàn)象。為了防止靜電損害，在一般MOS器件的輸入電路中都設置了用二極管和電阻組成的靜電保護電路，但過強的外界靜電感應仍可能引起柵穿，因此應注意以下幾點：</p><p>　?。?）為防止靜電造成損壞，在儲存和運輸CMOS器件時，不要用容易產(chǎn)生靜電高壓的化工材料和化纖織物包裝，最好使用金屬屏蔽層作包裝材料；組裝調(diào)試時，烙鐵、儀表、工作臺面等良好接地，操作人員的服裝、

27、手套等應選用無靜電的原料制成；</p><p>　?。?）為防止輸入保護電路中鉗位二極管過流損壞，輸入端接低內(nèi)阻信號源時，應在輸入端與信號源之間串進保護電阻，保證保護電路二極管導通時電流不超過1mA。</p><p>　?。?）電路中多余不用的電路輸入端不允許懸空，但電路中可能出現(xiàn)懸空狀態(tài)的輸入端，都應按不同電路要求采用不同的措施，或接地，或通過電阻接地，或接電源。對于輸入端，可以懸空不管

28、。</p><p><b>　　3 觸發(fā)器</b></p><p>　　在數(shù)字電路中，不僅需要對二值信號進行數(shù)字運算或邏輯運算，還經(jīng)常需要將這些信號和運算結果保存下來，這就需要使用具有記憶功能的基本邏輯單元。我們把能夠存儲一位二值信號的基本單元電路叫做觸發(fā)器。</p><p>　　為實現(xiàn)記憶一位二值信號的功能，觸發(fā)器必須具備幾個基本特點：<

29、;/p><p>　　1．具有兩個能自行保持的穩(wěn)定狀態(tài)。用來表示邏輯狀態(tài)的1和0，或二進制數(shù)的1和0；</p><p>　　2．根據(jù)不同的輸入信號可以置成1或0狀態(tài)。</p><p>　　3．在輸入信號消失以后，能將獲得的新狀態(tài)保存下來。</p><p>　　迄今為止，人們已經(jīng)研制出了許多種觸發(fā)器電路。為了合理使用、正確分析和設計含有觸發(fā)器的電路，

30、必須搞清觸發(fā)器的種類。根據(jù)是否有時鐘脈沖輸入端，可把觸發(fā)器分為兩大類，一種是沒有時鐘脈沖輸入端的，稱為基本觸發(fā)器，另一類是具有時鐘脈沖輸入端的觸發(fā)器，稱為時鐘觸發(fā)器。</p><p>　　3.1 基本RS觸發(fā)器</p><p>　　用兩個“與非”門或者用兩個“或非”門，或用兩個“與或非”門把它們的輸入，輸出端交叉耦合聯(lián)接，就可以構成一個具有記憶功能的基本觸發(fā)器。</p>&l

31、t;p>　　3.1.1 電路結構和工作原理</p><p>　　把兩個“與非”門G1、G2的輸入、輸出端交叉連接，即可構成基本RS觸發(fā)器，其邏輯電路如圖3—1所示，它有兩個輸入端R、S和兩個輸出端Q、。</p><p>　　圖3—1 兩“與非”門組成的基本RS觸發(fā)器</p><p>　?。╝）邏輯圖 （b）邏輯符號</

32、p><p>　　根據(jù)“與非”門的邏輯關系，觸發(fā)器的邏輯表達式為：</p><p>　　Q= （3.1.1）</p><p>　　= （3.1.2）</p><p>　　根據(jù)輸入信號R、S不同狀態(tài)的組合，觸發(fā)器的輸出與輸入之間的關系有4種情況，現(xiàn)分析如下：</p>

33、<p>　?。?）R=1、S=0</p><p>　　由式（3.1.1）可知，當S=0時，不論為何種狀態(tài)，都有Q=1；再由式（3.1.2）可得=0。</p><p>　?。?）R=0、S=1</p><p>　　由于電路的對稱性，這時Q=0、=1。</p><p>　　如上所述，當觸發(fā)器的兩個輸入端加入不同邏輯電平時，它的兩個輸出

34、端Q和有兩種互補的穩(wěn)定狀態(tài)。一般規(guī)定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。通常稱觸發(fā)器處于某種狀態(tài)，實際是指它的Q端的狀態(tài)。Q=1、=0時，稱觸發(fā)器處于1態(tài)，反之觸發(fā)器處于0態(tài)。S=0、R=1使觸發(fā)器置1，或稱置位。因置位的決定性條件是S=0，故稱S端為置1端。R=0、S=1時，使觸發(fā)器置0，或稱復位。同理，稱R端為置0端。</p><p>　　若觸發(fā)器原來為1態(tài)，欲使之變?yōu)?態(tài)，必須令R端的電平由1變0，S端的電平

35、由0變1。這里所加的輸入信號（低電平）稱為觸發(fā)信號，由它們導致的轉換過程稱為翻轉。由于這里的觸發(fā)信號是電平，因此這種觸發(fā)器稱為電平控制觸發(fā)器。從功能方面看，它只能在S和R的作用下置1和置0，所以又稱為置0置1觸發(fā)器，或稱為置位復位觸發(fā)器。</p><p>　　基本RS觸發(fā)器的邏輯符號如圖3—1（b）所示。由于置1和置0都是低電平有效，因此在兩輸入端的邊框外側都畫有小圓圈。</p><p>

36、　　下面繼續(xù)分析另外兩種輸入條件下的工作情況。</p><p><b>　?。?）R=S=1</b></p><p>　　當R、S都為1時，兩個“與非”門G1和G2的狀態(tài)由原來的和Q的狀態(tài)決定，不難推知，觸發(fā)器維持原來狀態(tài)不變。觸發(fā)器保持狀態(tài)時，輸入端都加非有效電平（高電平），需要觸發(fā)翻轉時，按要求在某一輸入端加一負脈沖，例如在S端加負脈沖使觸發(fā)器置1，該脈沖信號回到

37、高電平時，觸發(fā)器仍維持1狀態(tài)不變，相當于把S端某一時刻的電平信號存儲起來，這體現(xiàn)了觸發(fā)器具有記憶功能。</p><p><b>　?。?）R=S=0</b></p><p>　　顯然，在此條件下，兩個“與非”門的輸出端Q和全為1，在兩個輸入信號都同時撤去（回到1）后，觸發(fā)器的狀態(tài)將不能確定是1還是0，因此稱這種情況為不定狀態(tài)，這種情況應當避免。</p>

38、<p>　　綜上所述，基本RS觸發(fā)器的功能如表3—1所示。</p><p>　　表3—1 用兩個“與非”門組成的基本RS觸發(fā)器的功能表</p><p>　　此外，還可以用“或非”門的輸入、輸出端交叉連接構成置0、置1觸發(fā)器，其邏輯圖和邏輯符號分別如圖3—2（a）和（b）所示。</p><p>　　圖3—2 兩“或非”門組成的基本RS觸發(fā)器</p>

39、;<p>　?。╝）邏輯圖 （b）邏輯符號</p><p>　　這種觸發(fā)器的觸發(fā)信號是高電平有效，因此在邏輯方框外側的輸入端處沒有小圓圈。</p><p>　　由圖3—2可得觸發(fā)器的邏輯表達式為</p><p><b>　　Q=</b></p><p><b>　

40、　=</b></p><p>　　根據(jù)上式可以分析出R、S為不同狀態(tài)組合時觸發(fā)器的狀態(tài)，如表3—2所示。</p><p>　　表3—2 用兩個“或非”門組成的基本RS觸發(fā)器的功能表</p><p>　　3.2.同步觸發(fā)器的邏輯功能</p><p>　　在數(shù)字系統(tǒng)中為協(xié)調(diào)各部分的動作，常常要求某些觸發(fā)器于同一時刻動作。為此，必須引

41、入同步信號，使這些觸發(fā)器只有在同步信號到達時才按輸入信號改變狀態(tài)，通常把這個同步信號叫做時鐘脈沖信號，或簡稱為時鐘信號，用CP表示（Clock Pulse的縮寫）。我們也把這種受時鐘控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器，以區(qū)別于像基本RS觸發(fā)器那樣的直接置位，復位觸發(fā)器。</p><p>　　3.2.1 同步RS觸發(fā)器</p><p>　　圖3—3 同步RS觸發(fā)器</p><

42、;p>　　圖3—3示出了同步式結構的RS觸發(fā)器邏輯圖，CP是時鐘輸入端，平時為低電平，這迫使們G3和G4輸出均為高電平，于是由G1和G2交叉耦合組成的基本觸發(fā)器維持原狀態(tài)不變，當CP為高電平，即時鐘（正）脈沖出現(xiàn)時，G3或（和）G4輸出端才可能出現(xiàn)低電平（取決于當時的控制輸入S和R），觸發(fā)器的狀態(tài)才可能發(fā)生變化。</p><p>　　某個時鐘脈沖作用前觸發(fā)器的狀態(tài)，稱作原狀態(tài)或現(xiàn)態(tài)，以Qn表示；時鐘脈沖作用

43、后觸發(fā)器的狀態(tài)，稱作新狀態(tài)或次態(tài)，以Qn+1表示。</p><p><b>　　1．功能表</b></p><p>　　同步RS觸發(fā)器的功能表如表3—3所示，表中S，R欄表示時鐘</p><p>　　表3—3 SR觸發(fā)器功能表</p><p>　　脈沖CP作用時（CP為高電平時）的控制輸入S和R的狀態(tài)，Qn+1欄表示由于

44、該時鐘脈沖作用使觸發(fā)器獲得的新狀態(tài)，即次態(tài)，此表所表達的SR邏輯功能如下：</p><p>　?。?）若S=R=0，（低電平）則時鐘脈沖的作用并不改變觸發(fā)器的狀態(tài)，即次態(tài)Qn+1=現(xiàn)態(tài)Qn。</p><p>　　因為G3和G4的輸出一直為高電平。</p><p>　?。?）若S=0，R=1（高電平）則不管原狀態(tài)Qn是什么，時鐘脈沖的作用使觸發(fā)器成為0狀態(tài)，即Qn+1

45、= 0。</p><p>　　因為G3輸出為高電平，G4輸出出現(xiàn)負脈沖。</p><p>　　（3）若S=1，R=0，則不管現(xiàn)態(tài)Qn為什么，時鐘脈沖作用使觸發(fā)器的次態(tài)Qn+1=1。</p><p>　　因為G4輸出為高電平，G3輸出出現(xiàn)負脈沖。</p><p>　　（4）若S=R=1，則在時鐘脈沖作用后，次態(tài)Qn+1狀態(tài)不定，應當避免在時鐘脈

46、沖作用時出現(xiàn)S=R=1。</p><p>　　上述討論雖基于同步RS觸發(fā)器進行的，但表3—3的功能表也適用于其他RS觸發(fā)器，但對R=S=1這一特殊情況，擬再作如下討論：</p><p>　　若R=S=1，在CP高電平期間，G1和G4輸出同為低，Q和出現(xiàn)同時為高的不正常局面；當CP變低，即時鐘正脈沖消失時，G3和G4輸出同時變高，使得新狀態(tài)不定。同步式SR觸發(fā)器的這一情況，與圖3—1所示由與

47、非門組成的基本觸發(fā)器中的S和R負脈沖同時出現(xiàn)又同時消失時的情況十分類似。</p><p>　　觸發(fā)器的功能表以表格形式表達了在一定控制輸入下，在時鐘脈沖作用下，觸發(fā)器現(xiàn)態(tài)Qn向次態(tài)Qn+1轉換的規(guī)律。</p><p><b>　　2．特性方程</b></p><p>　　特性方程是以邏輯表達式的形式表達了在時鐘脈沖作用下，觸發(fā)器次態(tài)Qn+1與現(xiàn)

48、態(tài)Qn，控制輸入（S，R）之間的函數(shù)關系。</p><p>　　RS觸發(fā)器的特性方程如下：</p><p><b>　　Qn+1=Qn</b></p><p><b>　　約束條件：SR=0</b></p><p>　　若將現(xiàn)態(tài)Qn與控制輸入S，R值代入，便可求得時鐘脈沖作用產(chǎn)生的次態(tài)Qn+1的值，

49、特性方程所表達的信息是與功能表一致的，因此，可用功能表來檢驗其正確性。</p><p>　　“約束條件：SR=0”，表示時鐘脈沖作用時禁止S=R=1出現(xiàn)。</p><p><b>　　3．驅(qū)動表</b></p><p>　　觸發(fā)器的驅(qū)動表是以表格形式表達了為在時鐘脈沖作用下實現(xiàn)某種狀態(tài)轉換（現(xiàn)態(tài)Qn→次態(tài)Qn+1）應有怎樣的控制輸入（S，R）相

50、配合。</p><p>　　表3—4 SR觸發(fā)器的驅(qū)動表</p><p>　　RS觸發(fā)器的驅(qū)動表如表3—4，擬做如下討論：</p><p>　?。?）為實現(xiàn)Qn→Qn+1，0→0的轉換，在時鐘脈沖作用時的控制輸入應為：S=0，R隨意（即0或1均可，用×表示）</p><p>　　（2）為實現(xiàn)0→1的轉換，時鐘脈沖作用時的控制輸入應

51、為：S=1，R=0。</p><p>　　（3）為實現(xiàn)1→0的狀態(tài)轉換，時鐘脈沖作用時的控制輸入應為：S=0，R=1。</p><p>　?。?）為實現(xiàn)1→1的狀態(tài)轉換，時鐘脈沖作用時的控制輸入應為：S隨意，R=0。</p><p>　　驅(qū)動表是從功能表演變而來的，其正確性可由功能表得到驗證。</p><p>　　3.2.2 同步D觸發(fā)器&l

52、t;/p><p>　　D觸發(fā)器只有一個控制輸入端：D。從圖3—4邏輯圖可見，同步式D觸發(fā)器是由SR觸發(fā)器演變成的，是R=條件下的特例。D觸發(fā)器的功能表和驅(qū)動表分別于表3—5和表3—6：</p><p>　　D觸發(fā)器的特性方程為</p><p><b>　　Qn+1=D</b></p><p>　　從功能表和特性方程可以看出，

53、D邏輯功能不存在次態(tài)不定的問題，次態(tài)Qn+1僅取決于控制輸入D，而與現(xiàn)態(tài)Qn無關，這也是邏輯功能的一個特點。</p><p>　　圖3—4 同步D觸發(fā)器</p><p>　　表3—5 D觸發(fā)器功能表</p><p>　　表3—6 D觸發(fā)器驅(qū)動表</p><p>　　3.3 觸發(fā)器時鐘脈沖的觸發(fā)方式</p><p>

54、;　　所謂觸發(fā)方式，是指觸發(fā)器在時鐘脈沖的什么階段才有可能接受控制輸入信號改變狀態(tài)。這里主要介紹時鐘觸發(fā)器的兩種不同觸發(fā)方式：電平觸發(fā)方式，邊沿觸發(fā)方式。</p><p>　　3.3.1 時鐘脈沖的電平觸發(fā)方式</p><p>　　電平觸發(fā)方式又可以分為高電平觸發(fā)方式和低電平觸發(fā)方式</p><p>　　圖3—5 高電平觸發(fā)的SR觸發(fā)器邏輯符號</p>

55、<p>　　兩種，下面以前者為例討論。</p><p>　　1.電平觸發(fā)方式的特點</p><p>　　我們以上所給出的同步式觸發(fā)器是結構形式最簡單的一類時鐘觸發(fā)器，其觸發(fā)方式就是高電平觸發(fā)。以SR邏輯功能的同步式觸發(fā)器為例，其邏輯圖見圖3—3，其邏輯符號如圖3—5所示。</p><p>　　由圖3—3可見，當時鐘脈沖輸入CP為低電平時，兩個與非門<

56、;/p><p>　　G3和G4被封鎖，即不管此時控制輸入S，R如何，兩者的輸出都為高電平，這就使由G1和G2交叉耦合構成的基本RS觸發(fā)器，不接受控制輸入的影響，不可能改變狀態(tài)，反之，當時鐘脈沖到來，即CP成為高電平時，對G3和G4的封鎖被解除，這兩個門的輸出將根據(jù)當時的控制輸入S和R取值，基本觸發(fā)器就有可能改變狀態(tài)。在時鐘脈沖消失，即CP下降為低電平后，控制輸入S，R又被封鎖，觸發(fā)器維持此前的狀態(tài)。</p>

57、;<p>　　可見，這里討論的同步式觸發(fā)器，在CP高電平期間能接受控制輸入信號，改變狀態(tài)。這就是高電平觸發(fā)方式（低電平觸發(fā)方式是指：在CP低電平期間能接受控制輸入信號，改變狀態(tài)）。但電平觸發(fā)方式的缺點是存在空翻現(xiàn)象。</p><p>　　3.3.2 時鐘脈沖的邊沿觸發(fā)方式</p><p>　　邊沿觸發(fā)方式又可分為上升沿觸發(fā)方式和下降沿觸發(fā)方式兩種。這兩種觸發(fā)方式都克服了空翻

58、問題。</p><p><b>　　1．上升沿觸發(fā)方式</b></p><p>　　有些觸發(fā)器，僅在時鐘脈沖CP的上升沿（0→1變化邊沿）才能接受控制輸入信號，改變狀態(tài)，這種觸發(fā)方式稱為上升沿觸發(fā)。</p><p>　　圖3—6 上升沿觸發(fā)的時鐘觸發(fā)器邏輯符號（D邏輯功能）</p><p>　　圖3—6以D邏輯功能為例，

59、給出了上升沿觸發(fā)器的邏輯符號。</p><p>　　上升沿觸發(fā)方式的特點：只有在CP的上升沿（由低電平變高電平）瞬間，觸發(fā)器才能接受控制輸入信號，改變狀態(tài)。因此，在一個時鐘脈沖作用下，觸發(fā)器最多只能在上升沿時刻翻轉一次，這就從根本上杜絕了空翻的可能性。具有所謂“維持阻塞”結構的時鐘觸發(fā)器，一般都采用上升沿觸發(fā)方式。</p><p><b>　　2．下降沿觸發(fā)方式</b>

60、;</p><p>　　有些觸發(fā)器，僅在時鐘脈沖CP的下降沿（1→0變化邊沿）才能接受控制輸入信號，改變狀態(tài)。這種觸發(fā)方式稱為下降沿觸發(fā)。</p><p>　　只有在CP的下降沿（由高電平變低電平）瞬間，觸發(fā)器才可能接受控制輸入信號，改變狀態(tài)，這也從根本上杜絕了一個時鐘脈沖下翻轉一次以上的可能性，從而防止了空翻。 </p><p>　　3.4 觸發(fā)器的時間參數(shù)&l

61、t;/p><p>　　1．時鐘觸發(fā)器的建立時間和保持時間</p><p>　　假設一上升沿觸發(fā)的D觸發(fā)器，原狀態(tài)為0。如果欲在時鐘脈沖的作用下，把它變?yōu)?狀態(tài)，如圖3—7（a）所的CP，D時間配合不能實現(xiàn)向1狀態(tài)的可靠轉換，為實現(xiàn)向1狀態(tài)的可靠轉換，應改用圖3—7（b）所示的時間配合關系，即控制輸入信號（D）的建立必須比CP上升沿領先一段時間，這段時間的最小值稱為建立時間tset，控制信號（D

62、）的消失必須比CP上升沿滯后一段時間，這</p><p>　　圖3—7 上升沿觸發(fā)的D觸發(fā)器的建立時間tset和保持時間th</p><p>　?。╝）0→1：不可靠的時間配合；（b）0→1：可靠的時間配合；（c）1→0：可靠的時間配合</p><p>　　段時間的最小值稱為保持時間th。類似地，為實現(xiàn)向0狀態(tài)的可靠轉換，應有如圖3—7（c）所示的時間配合關系。&l

63、t;/p><p>　　上述論述對所有上升沿觸發(fā)的觸發(fā)器都適用；對下降沿觸發(fā)的觸發(fā)器來說，所不同的只是應相對于CP下降沿進行定義。</p><p>　　2．觸發(fā)器的最高時鐘頻率</p><p>　　為保證觸發(fā)器可靠的工作，時鐘脈沖CP必須遵守手冊給出的下列極限參數(shù)的限制（參見圖3—8）：</p><p>　　圖3—8 時鐘脈沖CP</p>

64、;<p>　?。?）CP高電平持續(xù)時間t1不小于其最小值t1min；</p><p>　?。?）CP低電平持續(xù)時間t0不小于其最小值t0min；</p><p>　?。?）CP周期T不小于其最小值Tmin；</p><p>　?。?）CP重復頻率f不高于其最高時鐘頻率fmax。</p><p>　　3．觸發(fā)器的傳輸延遲時間<

65、;/p><p>　　觸發(fā)器從時鐘脈沖CP的觸發(fā)邊沿出現(xiàn)，到輸出端Q或完成電平變化（高至低或低至高），其間需經(jīng)歷一段傳輸延遲時間：</p><p>　?。?）tPHL—從CP觸發(fā)邊沿到輸出完成由高變低的時間延遲；</p><p>　?。?）tPLH—從CP觸發(fā)邊沿到輸出完成由低變高的時間延遲；</p><p>　　4 寄存器與控制系統(tǒng)選擇控制電路設

66、計</p><p><b>　　4.1 寄存器</b></p><p>　　由于觸發(fā)器能存儲二進制數(shù)碼，所以由觸發(fā)器組成的用來寄存信息的時序邏輯部件就是寄存器。</p><p>　　用來存放數(shù)碼的寄存器就是數(shù)碼寄存器。若寄存器中的各位數(shù)據(jù)要依次移位（低位向高位或高位向低位），具有這種移位功能的寄存器就是移位寄存器，。一般寄存器還具有預置數(shù)碼、接

67、受數(shù)碼、寄存數(shù)碼、輸出數(shù)碼的功能。</p><p>　　寄存器按寄存信息的方式有并行寄存器、串行寄存器、串并行結合寄存器；按使用場合有通用、專用寄存器。觸發(fā)器觸發(fā)方式的不同決定了寄存器具有不同的觸發(fā)方式。在寄存器中，常用的是正邊沿觸發(fā)的D型觸發(fā)器和電位觸發(fā)器。下面介紹應用較為普遍的數(shù)碼寄存器和移位寄存器的結構和邏輯功能。</p><p>　　4.1.1 數(shù)碼寄存器</p>&

68、lt;p>　　圖4—1 四位數(shù)碼寄存器</p><p>　　圖4—1所示是四位數(shù)碼寄存器的邏輯圖。電路有四個上升沿觸發(fā)的D觸發(fā)器組成，四個觸發(fā)器有公共的CP輸入端和異步復位端。D0，D1，D2，D3和Q0，Q1，Q2，Q3分別為四個數(shù)碼輸入端和四個數(shù)碼輸出端。四個D觸發(fā)器能寄存四位并行輸入、輸出的數(shù)據(jù)，即在接受控制信號的作用下，電路接收并寄存了四位輸入數(shù)據(jù)，電路輸出有</p><p&g

69、t;　　Q3n+1Q2n+1Q1n+1Q0n+1=D3D2D1D0</p><p>　　此電路具有異步復位和寄存數(shù)據(jù)的功能。</p><p>　　4.1.2 移位寄存器</p><p>　　寄存器中各觸發(fā)器的輸出端和后面觸發(fā)器的控制輸入端依次相連，而所有觸發(fā)器都共用一個時鐘脈沖源。在移位控制信號的作用下，寄存器中的數(shù)碼可以逐位左移或右移，這就是移位寄存器。因此，在構

70、成移位寄存器時，必須采用邊沿觸發(fā)器，而不能采用電位觸發(fā)器。移位寄存器中，數(shù)碼由低位移向高位稱“左移”；由高位移向低位稱“右移”。</p><p>　　圖4—2所示為四位左移移位寄存器。</p><p>　　圖4—2 四位移位寄存器</p><p>　　移位寄存器有兩種輸出方式。第一種是并行輸出方式，即寄存器的觸發(fā)器均向外輸出，，第二種是串行輸出方式，即只是寄存器的

71、最高位觸發(fā)器才設置對外輸出端。如圖4—2，如果有一組串行數(shù)據(jù)1010依次從“A”端串行輸入，經(jīng)過四個時鐘周期后在四個輸出端得到一組并行輸出的數(shù)據(jù)1010，串行輸入的數(shù)據(jù)轉換成了并行輸出的數(shù)據(jù)。移位寄存器的狀態(tài)轉換表見表4—1所示。</p><p>　　表4—1 四位移位寄存器的狀態(tài)轉換表</p><p>　　在CP信號的連續(xù)作用下，并行輸出的數(shù)據(jù)1010將依次從串行輸出端輸出，把并行輸入的

72、數(shù)據(jù)轉換成了串行輸出的數(shù)據(jù)，如表4—2所示。</p><p>　　表4—2 移位寄存器的狀態(tài)轉換表</p><p>　　帶有移位控制端的雙向移位寄存器，在移位控制信號的作用下，電路可以實現(xiàn)左移或右移。</p><p>　　目前，有實現(xiàn)串行輸入、串行輸出，并行輸入、并行輸出，串行輸入、并行輸出和并行輸入、串行輸出的多種中規(guī)模集成電路寄存器供選擇。</p>

73、<p>　　4.2 控制系統(tǒng)信號傳送電路設計</p><p>　　在前面第四章和第五章我們分別介紹了觸發(fā)器和寄存器，了解了它們的工作原理和觸發(fā)方式。寄存器是由觸發(fā)器組成的，它具有數(shù)碼寄存和數(shù)碼傳送功能，因此我們在控制系統(tǒng)信號傳送電路中，要用寄存器來構成傳送電路的主電路。</p><p>　　在我們輸入所需要動作的機械燈的三位數(shù)（100以上）選號時，每輸入一位，就意味著有四位編

74、碼值輸出。所以，我們要用寄存器分別構成四位數(shù)碼寄存器和三組左移寄存器。在這里，我們采用的是CC4076四D寄存器。</p><p>　　4076的封裝形式及外引線排列如圖4—3所示。</p><p>　?。ú捎肧J1100—76A型—16線和C型—16線）：</p><p>　　圖4—3 4076封裝形式及外引線排列</p><p>　　表

75、4—3為4076的真值表</p><p>　　表4—3 4076的真值表：</p><p>　　當“輸出禁止”M或N為高時，輸出被禁止（高阻狀態(tài)）；但觸發(fā)器的時序工作不受影響。</p><p>　　從4076的真值表可看出，CC4076為上升沿觸發(fā)電路，復位為高電平有效，即復位為高電平時，輸出清零。</p><p>　　在本控制系統(tǒng)原理介紹時

76、，我們知道在機械燈選擇信號經(jīng)過編碼反相后，被分為兩路，一路要送往譯碼顯示電路，這就需要4076觸發(fā)器構成三位左移移位寄存器。而另一路通過光電隔離輸出至PLC控制電路，它需要4076構成數(shù)碼寄存器。由于兩路需要不同的</p><p>　　時鐘脈沖，所以我們必須分開考慮。</p><p>　　4.2.1 移位寄存器的設計</p><p>　　圖4—4為三個4076構成的

77、三位移位寄存器</p><p>　　圖4—4 移位寄存器</p><p>　　1.時鐘脈沖上升沿的來源</p><p>　　在我們設計信號編碼電路時，我們注意到，當鍵盤0～9無鍵按下時，CD40147 10線—4線優(yōu)先編碼器的10個輸入端都為高電平，四個輸出端都為低電平，當任意鍵按下，即0～9有任一輸入有低電平產(chǎn)生時，四個輸出端中最少有一個輸出高電平。利用電路的這

78、一特點，我們利用與非門來產(chǎn)生時鐘脈沖。如圖4—5所示。</p><p>　　圖4—5 時鐘脈沖電路</p><p>　　未輸入時，編碼器輸出為1111（負邏輯），經(jīng)反相后變?yōu)?111（正邏輯），那么四輸入與非門輸出為0（低電平），當有鍵按下的瞬間四輸入門立刻變?yōu)?（高電平），從而產(chǎn)生一個時鐘脈沖上升沿。</p><p>　　2.移位寄存器的設計</p>

79、<p>　　設各寄存器初態(tài)均為0，輸出亦為0。當0～9鍵中有任一鍵按下時，產(chǎn)生時鐘脈沖沿。設第一個時鐘脈沖上升沿到來時，F(xiàn)1的輸出為1010，當?shù)诙€時鐘脈沖上升沿來臨時，F(xiàn)1輸出為1000，再一個上升沿到來時，F(xiàn)1輸出0100。狀態(tài)轉換表見表4—4所示</p><p>　　表4—4 狀態(tài)轉換表</p><p>　　由狀態(tài)轉換表可以看出，當?shù)诙€脈沖上升沿到來時，F(xiàn)2輸出為F

80、1上一個輸出，為1010，當?shù)谌齻€時鐘脈沖沿到來時，F(xiàn)3輸出為F2上一次輸出，為1010。而F2輸出則為F1第二次輸出值1000。</p><p>　　從以上分析我們可知，信號經(jīng)編碼反相后會準確地傳給譯碼顯示電路。</p><p>　　4.2.2 數(shù)碼寄存器的設計</p><p>　　在上面移位寄存器電路中，實際上每一個集成電路都是數(shù)碼寄存器。這路信號輸出要通過光電

81、隔離被送往PLC控制電路，只有在控制臺操作人員核對輸入信號正確，按下鍵盤上的“確認”鍵時寄存器才能被輸出。脈沖產(chǎn)生電路如圖4—6所示。</p><p>　　圖4—6 脈沖產(chǎn)生電路</p><p>　　因此，它的觸發(fā)脈沖應有確認鍵發(fā)出，與另一路觸發(fā)脈沖不同。所以我們必須再重新利用三個4076寄存器來構成輸入的三位數(shù)的數(shù)碼寄存器。三組數(shù)碼寄存器的輸入端分別與移位寄存器的輸出端相連。數(shù)碼寄存器

82、的設計電路如圖4—7所示。</p><p>　　圖4—7 數(shù)碼寄存器設計電路</p><p>　　4.3 動作控制電路的設計</p><p>　　我們設計的燈光控制系統(tǒng)的主要目的就是為了使機械燈完成我們所要它完成的上升、下降、左旋、右旋、上旋、下旋、聚焦、散焦八個動作。此設計的控制臺要完成的設計任務是產(chǎn)生動作信號，然后送至PLC可編程控制器，同時要求有LED燈指示

83、正在進行的動作。在這里，我們主要通過4069六反相器來完成電壓高低電平的轉換，從而產(chǎn)生動作信號。具體設計電路如附圖（系統(tǒng)原理圖）所示。</p><p>　　5 譯碼顯示電路及輸入輸出電路設計</p><p>　　5.1譯碼顯示電路的設計</p><p><b>　　5.1.1 譯碼器</b></p><p>　　由輸出的

84、狀態(tài)來表示輸入代碼邏輯組合的組合邏輯電路叫做譯碼器?？梢哉f，所有組合電路都是某種類型的譯碼器，但是我們習慣上把譯碼器的功能局限于將某些特定的輸入組合翻譯成某種輸出。為此，譯碼器大致分為兩類：通用譯碼器，顯示譯碼器。通用譯碼器是品種最多、用途最廣的一種組合邏輯電路。在這里我們以2—4的二進制通用譯碼器來介紹譯碼器的基本原理和使用方法。</p><p>　　5.1.2 顯示譯碼器</p><p&g

85、t;　　在數(shù)字系統(tǒng)中，將譯碼輸出顯示成十進制數(shù)字或其他符號，譯碼器又可以直接驅(qū)動顯示器，這種類型的譯碼器稱為顯示譯碼驅(qū)動器。</p><p>　　我們以驅(qū)動LED七段數(shù)碼顯示器為例，介紹最常用的中規(guī)模七段顯示譯碼器。</p><p>　　圖5—1 LED數(shù)碼管字型 圖5—2 數(shù)碼管的兩種接法</p><p>　　A．七段LED數(shù)碼顯示器（數(shù)碼管）</p

86、><p>　　LED（Light Emitting Diode）是發(fā)光二極管的英文縮寫。當發(fā)光二極管正向?qū)〞r就可以發(fā)光用七個發(fā)光二極管在平面上組成一個8字形并封裝好，就成了我們所說的七段LED數(shù)碼顯示器。七段LED數(shù)碼顯示器通常還封裝了小數(shù)點，與數(shù)碼字形沒有關系，可以單獨考慮。圖5—3是典型的七段LED的字型排列和各段的命名。為了減少顯示器的引出腳，LED數(shù)碼顯示器內(nèi)部的二極管有兩種接法：共陽接法和共陰接法，如

87、圖5—4所示。</p><p>　　LED發(fā)光效率高、工作電壓低，正向?qū)妷阂话阍?.5～3V左右，當電流在5～20mA時就有足夠的亮度，所以可以用TTL門電路直接驅(qū)動。目前，常用的集成七段顯示譯碼驅(qū)動器都是按照驅(qū)動LED來設計的。根據(jù)LED數(shù)碼顯示器的兩種接法，其驅(qū)動方式也分為高電平驅(qū)動和低電平驅(qū)動兩種。如圖5—5所示。圖中的電阻是限流電阻，一般在470～680Ω左右。有的集成顯示譯碼驅(qū)動器內(nèi)部已有限流電阻，

88、就不需要再接。</p><p>　　圖5—3 LED的兩種驅(qū)動方式</p><p>　　5.1.3 顯示譯碼驅(qū)動電路的設計</p><p>　　在這里，我們采用CC14543 BCD—7段鎖存譯碼器/驅(qū)動器。14543的性能特點如下：</p><p>　　VDD=5V時，每塊電路靜態(tài)電流典型值為5nA。</p><p&g

89、t;<b>　　代碼鎖存存儲。</b></p><p><b>　　消隱輸入。</b></p><p>　　對所有非法輸入組合讀出消隱。</p><p>　　可直接驅(qū)動發(fā)光二極管（共陰極或共陽極）。</p><p>　　在全溫范圍內(nèi)可驅(qū)動兩個LTTL負載、一個LSTTL負載或兩個HTL負載。<

90、/p><p>　　所有輸入、輸出、電源端均有保護網(wǎng)絡。</p><p>　　在全溫范圍內(nèi)噪聲容限：VDD=5V時，1V；</p><p>　　14543的封裝形式及外引線排列如圖5—4所示：（采用SJ1100—76A型—16線和C型—16線。）</p><p>　　圖5—4 145432封裝形式及外引線排列</p><p&g

91、t;　　14543 真值表如表5—2所示。</p><p>　　由真值表可知，14543有4個輸入端A，B，C，D和7個輸出端a，b，c，d，e，f，g。BCD碼鎖存由鎖存端LD控制。</p><p>　　當LD=1時，電路處于正常譯碼狀態(tài)，此時，輸入碼DCBA通過譯碼器譯碼得到不同的輸出組合abcdefg，驅(qū)動七段字符顯示。其中當DCBA為0000～1001時，可顯示輸出0～9十個十進制

92、數(shù)。當DCBA為1010～1111時，譯碼器輸出全為0，顯示器滅。當BI=1時，譯碼器輸出全為0。由于控制臺需要三位十進制顯示，可以用三個BCD-7段譯碼器/驅(qū)動器14543。</p><p>　　表5—1 14543真值表</p><p><b>　　↑：上面的組合</b></p><p>　　* 對液晶讀出，Ph加一個方波。對共陰熱LED

93、讀出，選Ph=0。對共陽熱LED讀出，選Ph=1。</p><p>　　**取決于LD=1時原先加的BCD碼。</p><p>　　顯示數(shù)碼管用共陰極LED數(shù)碼管，工作時需加限流電阻，其值大小應根據(jù)LED工作電壓、工作電流、高電平數(shù)值和發(fā)光亮度而定。</p><p>　　譯碼顯示電路如圖5—5所示。</p><p>　　圖5—5 譯碼顯示電

94、路</p><p>　　5.2 輸入防抖電路設計</p><p>　　在機械開關接通時，由于振動會使電壓或電流波形產(chǎn)生“毛刺”，如圖5—6所示。我們把這些“毛刺“稱為開關電路的抖動。由于這種抖動為干擾信號，會導致電路工作出錯，為了對鍵的閉合做一次處理，我們必須去除抖動。</p><p>　　圖5—6 電路的抖動</p><p>　　5.2.1

95、單穩(wěn)態(tài)電路</p><p>　　單穩(wěn)態(tài)電路又叫單穩(wěn)態(tài)觸發(fā)器，因其常用于定時、延時，所以亦叫定時電路，用555組成的單穩(wěn)態(tài)電路見圖5-7所示。</p><p>　　圖5-7 單穩(wěn)態(tài)電路</p><p>　　接通電源后，由于555的2腳無觸發(fā)信號輸入，所以電路處于初始復位狀態(tài)、3腳輸出低電平，此時其內(nèi)部的放電管導通，電容器Ct因被短路而不能充電。當2腳輸入負脈沖、輸出端

96、的Uo從低電平跳變到高電平時，放電管截止、電容器Ct經(jīng)Rt充電，Ct兩端電位從零開始上升，直到UCt≥2Ucc∕3時，6腳即闕值輸入端為高電平，輸出端跳變?yōu)榈碗娖?，放電管再次導通，Ct又被短路，直至2腳再次跳變?yōu)樨撁}沖為止。電路的暫穩(wěn)時間為1.1RtCt。暫穩(wěn)時間即單穩(wěn)延時時間。</p><p>　　CMOS門電路構成的微分型單穩(wěn)態(tài)觸發(fā)器。如圖5—8所示。</p><p>　　圖5—8 由

97、門電路構成的微分型單穩(wěn)態(tài)觸發(fā)器</p><p>　　RC接成微分電路的形式，故稱為微分型單穩(wěn)態(tài)觸發(fā)器。假定門電路的電壓傳輸特性為理想化折線（開門電平或關門電平為VT）。沒有加觸發(fā)信號時，G1門的輸入VI為高電平，G2門的輸入VR經(jīng)R接地，故VO2為高電平。這樣，G1門的兩個輸入端都是高電平，所以，V01為低電平，電路處于穩(wěn)態(tài)：V01=0，VO2=1，電容兩端電壓UC接近于0。</p><p&g

98、t;　　當VI跳變?yōu)榈碗娖綍r，即VI=0，G1門的輸出VO1由低變高，產(chǎn)生正跳變，由于電容上的電壓不能突變，所以VR也必然產(chǎn)生和VO1同樣大小的正跳變。VR變?yōu)楦唠娖胶?，使G2門的輸出VO2跳變?yōu)榈碗娖?，VO1=1，VO2=0，電路進入另一穩(wěn)態(tài)。此時即使觸發(fā)信號VI從低電平變?yōu)楦唠娖?，但VO2的低電平信號反饋到G1門的輸入端，VO1仍維持高電平。不過，隨著由G1門輸出端經(jīng)電容C和電阻R到地的方向，電容C放電，使G2門輸入電壓VR以時間常

99、數(shù)=RC（忽略與非門輸出電阻）按指數(shù)曲線下降，當VR達到VT時，電路產(chǎn)生如下正反饋過程：</p><p>　　電路迅速退出VO1=1，VO2=0這個穩(wěn)態(tài)，回到V01=0，VO2=1穩(wěn)態(tài)。因此我們把VO1=1，VO2=0這個穩(wěn)態(tài)稱為暫穩(wěn)態(tài)。電路工作波形如圖5—17所示。</p><p>　　暫穩(wěn)態(tài)結束后，VR比穩(wěn)態(tài)值要低得多，因此通過R、C到G1輸出端及G2輸出低電平時輸出端N溝道MOS管的

100、導通電阻Ron、C到G1輸出端充電，使VR以時間常數(shù)=RC按指數(shù)曲線上升，恢復到穩(wěn)態(tài)時的初始值，經(jīng)歷了一個恢復時間tre，恢復時間tre一般要經(jīng)過充電時間的3～5倍時間。輸出脈沖寬度tpo也即是暫穩(wěn)態(tài)的維持時間。根據(jù)經(jīng)驗估計，tpo≈0.7RC。為了使單穩(wěn)態(tài)電路能正常工作，觸發(fā)信號VI的時間間隔應滿足T>tpo+tre，即最小時間間隔Tmin= tpo+tre。當輸入脈沖寬度大于tpo時，為使單穩(wěn)電路能按要求自動返回，可在輸入端加

101、上RDCD組成的微分環(huán)節(jié)。通常為了改善波形，可在G2后面加一級與非門整形。單穩(wěn)態(tài)電路可把波形不規(guī)則的脈沖輸出為具有一定寬度、幅度、邊沿陡削的矩形波。</p><p>　　圖5—9 電路電壓波形</p><p>　　鍵盤按鍵防抖動電路如圖5-10所示。</p><p>　　圖5-10防抖動電路</p><p>　　防抖動電路的工作原理是：由5

102、55構成單穩(wěn)態(tài)電路，只要調(diào)節(jié)單穩(wěn)態(tài)時間大于按鍵抖動時間，就能有效地克服按鍵的抖動。單穩(wěn)態(tài)電路的輸出脈沖經(jīng)過一個雙觸發(fā)器后，達到每操作一次機械開關即輸出一個脈沖的目的。</p><p>　　5.3 輸出電路的設計</p><p>　　由于光電耦合器具有體積小、使用壽命長、工作溫度范圍寬、抗干擾性能強．無觸點且輸入與輸出在電氣上完全隔離等特點，我們在電路的輸出部分采用了光電耦合器。下面我們簡單

103、介紹一下光電耦合器方面的內(nèi)容。</p><p>　　光電耦合器是以光為媒介傳輸電信號的一種電一光一電轉換器件。它由發(fā)光源和受光器兩部分組成。把發(fā)光源和受光器組裝在同一密閉的殼體內(nèi)，彼此間用透明絕緣體隔離。發(fā)光源的引腳為輸入端，受光器的引腳為輸出端，常見的發(fā)光源為發(fā)光二極管，受光器為光敏二極管、光敏三極管等等。光電耦合器的種類較多，常見有光電二極管型、光電三極管型、光敏電阻型、光控晶閘管型、光電達林頓型、集成電路型

104、等。</p><p>　　5.3.1工作原理：</p><p>　　光電耦合器輸入端加電信號使發(fā)光源發(fā)光，光強度取決于激勵電流的大小，此光照射到封裝在一起的受光器上后，因光電效應產(chǎn)生光電流，由受光器輸出端引出，這樣就實現(xiàn)了電一光一電的轉換。</p><p>　　5.3.2 光電耦合器的應用1.光電耦合器用于隔離、控制作用。</p><p>

105、　　2.光電耦合器用于接口電路,可以減小系統(tǒng)所受的干擾，提高系統(tǒng)可靠性。光電耦合的抗干擾性比晶體管好，故其邏輯電路要比晶體管可靠得多。</p><p>　　3、光電耦合器可作為線性耦合器使用。線性光耦與普通光耦的重要區(qū)別反映在電流傳輸比CTR上。普通光耦合器只能傳輸數(shù)字（開關）信號，不適合傳輸模擬信號。線性光耦合器是一種新型光電隔離器件，它能夠傳輸連續(xù)變化的模擬電壓或是模擬電流信號，使其應用領域大為拓寬。<

106、/p><p>　　在這里，我們采用發(fā)光二極管與光電晶體管封裝的光電耦合器,結構為雙列直插4引腳塑封的TLP—521系列的光電耦合器。內(nèi)部電路如圖5—11所示。</p><p>　　圖5—11 TLP—521系列內(nèi)部接線圖</p><p><b>　　6 展望與總結</b></p><p>　　此次設計的演播廳舞臺燈光控制系

107、統(tǒng)控制臺全部由常見數(shù)字集成電路組成，具有體積小、可靠性高、調(diào)試方便、使用方便等特點，并且成本低，擴充性強，尤其是與其它舞臺燈光控制系統(tǒng)臺相比，具有控制方法簡單，準確率高等優(yōu)點，是舞臺、體育館、演播室、歌舞廳燈光控制中較理想的操作控制臺。</p><p>　　時代在不斷發(fā)展，社會在不斷進步，調(diào)光控制系統(tǒng)控制臺也會不斷朝下面幾個方面發(fā)展：</p><p><b>　　1 數(shù)字化<

108、;/b></p><p>　　數(shù)字化就是將物理量（如光源亮度、電壓、電流、溫度等）、開關量（如空氣開關的開關狀態(tài)、抽風機的有風無風狀態(tài)等）用二進制數(shù)字表示出來，數(shù)字量可以存儲、轉換、再現(xiàn)和處理，這是使用模擬量無法達到的。數(shù)字化技術的典型應用就是電腦調(diào)光臺和全數(shù)字調(diào)光硅箱、硅柜。毫無疑問，傳統(tǒng)的模擬調(diào)光技術將在未來幾年內(nèi)完成歷史使命退出調(diào)光舞臺，代之而來的將是現(xiàn)代數(shù)字調(diào)光技術占據(jù)舞臺影視專業(yè)調(diào)光市場，在這傳統(tǒng)

109、模擬調(diào)光技術向現(xiàn)代化數(shù)字調(diào)光技術過渡過程中，很有必要對數(shù)字調(diào)光控制系統(tǒng)的技術特點加以認識。</p><p>　　概括起來，數(shù)字調(diào)光控制系統(tǒng)具有以下特點：</p><p>　　1>可靠性提高、抗干擾能力增強</p><p>　　由于采用數(shù)字技術，系統(tǒng)集成度大為提高，板級故障率明顯降低，單機魯棒性增強，系統(tǒng)綜合性能大大提升，特別是采用DMX512數(shù)字傳輸協(xié)議以后，

110、系統(tǒng)間數(shù)據(jù)傳輸鏈路中的各類干擾得到有效的抑制，基本上解決了以住模擬信號在傳輸過程中引入的有線、無線干擾問題。</p><p>　　2>功能多、操作靈活方便</p><p>　　與模擬調(diào)光控制系統(tǒng)相比，數(shù)字調(diào)光控制系統(tǒng)的典型功能有：控制臺--集控可翻頁，可記錄上千個Q場、幾百個效果，此外還有組、宏聲等；調(diào)光器--1024級以上的調(diào)光精度，1%-100%的調(diào)光范圍，10條以上的調(diào)光曲線，

111、電網(wǎng)頻率自動跟蹤，全數(shù)字調(diào)光且調(diào)光輸出完全一致，雙機雙電源勢備份。</p><p>　　數(shù)字調(diào)光控制系統(tǒng)的典型操作有：控制臺集控，Q場，效果等的記錄，修改，維護，運行，共享，備份。調(diào)光器一現(xiàn)場調(diào)，場備份及重演、自檢測、重要參數(shù)反饋等</p><p><b>　　2 網(wǎng)絡化</b></p><p>　　網(wǎng)絡調(diào)光控制系統(tǒng)具有以下特點：</p&

112、gt;<p><b>　　1>資源共享</b></p><p>　　主控制臺上存有各類信息資源庫，如電腦燈控制信息庫、演出數(shù)據(jù)庫等，通過網(wǎng)絡，分控臺可以調(diào)用有關資料。</p><p><b>　　2>集散控制</b></p><p>　　演出時分控臺可以放置在不同的地方，主控臺借助網(wǎng)絡將任務分解到