課程設(shè)計報告---四人搶答器

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數(shù)：19 大小：130.00KB 人氣指數(shù)：12 舉報 版權(quán)申訴

已閱讀1頁，還剩18頁未讀，繼續(xù)免費閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、　　設(shè)計題目四人搶答器 　　摘要　　在許多比賽活動中，為了準確、公正、直觀地判斷出第一搶答者，通常設(shè)置一臺搶答器。通過搶答器的數(shù)顯，燈光和音響等手段指示出第一搶答者。同時還可以設(shè)置定時、記分犯規(guī)及獎懲等多種功能。　　本設(shè)計采用手動搶答的方式，有人搶答

2、后，系統(tǒng)自動封鎖其他人的搶答按鈕，使其不能再搶答，從而實現(xiàn)搶答功能。　　數(shù)字搶答器由主體電路與擴展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關(guān)啟動報警電路，以上兩部分組成主體電路。通過定時電路和譯碼電路將秒脈沖產(chǎn)生的信號在顯示器上輸出實現(xiàn)計時功能，構(gòu)成擴展電路。經(jīng)過模擬仿真，下載到開發(fā)板等工作后數(shù)字搶答器成型。<p

3、>　　關(guān)鍵字 　　搶答電路定時電路報警電路時序控制　　目錄　　摘要·············&#

4、183;····································

5、····································

6、3;···················1　　第1章概述 ············&

7、#183;····································

8、;····································

9、83;···3　　第2章課程設(shè)計任務(wù)及要求 ···························

10、;·································4

11、;　　2.1 設(shè)計任務(wù) ··································

12、83;····································&

13、#183;·······4　　2.2 設(shè)計要求 ·······················&

14、#183;····································

15、;···················4　　第3章系統(tǒng)設(shè)計 ············

16、;····································

17、83;·····························5　　3.1設(shè)計方案 ·

18、3;····································&#

19、183;····································

20、·····5　　3.2 系統(tǒng)設(shè)計 ··························&

21、#183;····································

22、;··················5　　3.2.1 結(jié)構(gòu)框圖及說明 ············

23、····································

24、3;········5　　3.2.2 系統(tǒng)原理圖及工作原理 ·····················&#

25、183;·······················6　　3.3單元電路設(shè)計·······

26、83;····································&

27、#183;·······························7

28、;　　第4章軟件仿真 ··································

29、3;····································&#

30、183;·········12　　4.1 仿真電路圖 ·····················&

31、#183;····································

32、;····················12　　4.2 仿真過程 ···········

33、;····································

34、83;··································12

35、　　4.3 仿真結(jié)果 ·································&

36、#183;····································

37、;············14　　第5章安裝調(diào)試 ···················

38、;····································

39、83;·························14　　5.1 安裝調(diào)試過程 ·····&

40、#183;····································

41、;································14　　5.

42、2 故障分析 ···································

43、83;····································&

44、#183;·········15　　第6章心得體會 ·····················&

45、#183;····································

46、;························16　　附錄使用元件清單 ······

47、3;····································&#

48、183;··································18

49、　　參考文獻··································

50、;····································

51、83;··················18　　第1章概述　　隨著社會的不斷發(fā)展，人們的生活水平也在不斷的提高人們不斷要滿足物質(zhì)上

52、的要求，同時對精神上的追求也在不斷的提高，現(xiàn)在的社會是一個娛樂的社會。現(xiàn)在各電視臺的活動和課外活動都很多。人們在參加活動的時候都對審判有很多的意見，所以為了比賽的準確和公正，就需要有儀器的輔佐。　　智力競賽搶答器就是一種活潑的有趣的供人們娛樂的游戲裝置，通過搶答方式不僅能引起參賽者和觀眾的興趣，而且能夠提高參賽者的敏捷性，同時我們在參與中能夠增加一些生活常識和科學知識，因此，在許多比賽活動中為了

53、準確，公正的進行每一場比賽，特別設(shè)置了一臺具有顯示第一搶答者并鎖定、犯規(guī)警告等多種功能的搶答器，該設(shè)計針對各種要求設(shè)計出可供八名選手參賽使用的數(shù)字式競賽搶答器，適用于各大中小電視臺，學校等單位舉行的智力競賽。數(shù)字電路組成的數(shù)字系統(tǒng)工作可靠，精度較高，抗干擾能力很強，所以智力競賽搶答器的設(shè)計就有數(shù)字電路來控制。　　第2章課程設(shè)計任務(wù)及要求　　2.1 設(shè)計

54、任務(wù) 　　設(shè)計一個四位智力競賽搶答器。準確地理解有關(guān)要求，獨立完成系統(tǒng)設(shè)計，要求所設(shè)計的電路具有以下功能：　?。?）設(shè)計4組參賽的搶答器，每組設(shè)置一個搶答按鈕。（2）給節(jié)目主持人設(shè)置一個控制開關(guān)S，這個開關(guān)由主持人控制，進行清零和搶答使能。（3）搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應(yīng)的編號，并在LED數(shù)碼管上顯示。

55、;　?。?）搶答器具有搶答計時功能，且一次搶答的時間由主持人設(shè)定（如30秒）。　　2.2 設(shè)計要求　　1.分析設(shè)計任務(wù)，擬定多種設(shè)計方案，根據(jù)當時的制作條件，選定其中的一種方案繪制設(shè)計系統(tǒng)框圖和設(shè)計流程。　　2.設(shè)計各部分單元電路圖（或VHDL）描述。

56、計算參數(shù)，選定元器件型號、確定數(shù)量，提出元件清單。　　3.安裝、調(diào)試硬件電路，或制作以FPGA/CPLD為基礎(chǔ)的專用集成電路芯片ASIC。　　4.電路測試、分析所要求的各項功能和指標，或?qū)HDL描述的電路作功能仿真和時序仿真，對ASIC芯片作脫機運行。　　5.運行制作的硬件電路，操作各項設(shè)計功能是否正常穩(wěn)定，交

57、驗并演示所設(shè)計制作的電路裝置　　6 總結(jié)設(shè)計中各主要環(huán)節(jié)的資料，整理打印出規(guī)范的設(shè)計報告。　　第3章系統(tǒng)設(shè)計　　3.1設(shè)計方案　　該電路由搶答模塊，鎖存模塊，定時模塊，報警模塊組成。

58、搶答模塊：由5個按鈕組成，包括4個選手按鈕和1個主持人按鈕。當主持人按鈕為低電平時，進行電路清零；為高電平時，選手開始搶答。當?shù)谝粋€選手搶到題后，發(fā)光二極管亮，顯示其編號，并且揚聲器響。　　鎖存模塊：當?shù)谝粋€選手搶到題后，若再有選手按按鈕，不再識別其搶答信號。　　定時模塊：主持人發(fā)出搶答信號后，電路進行自動計時，規(guī)定選手搶答在一定時間內(nèi)完成。</p

59、>　　報警模塊：與定時模塊共同作用，如給定時間內(nèi)無人搶答，揚聲器響應(yīng)報警，該題作廢，進行下一題搶答。　　3.2 系統(tǒng)設(shè)計 　　3.2.1 結(jié)構(gòu)框圖及說明 　　分析各項設(shè)計要求后，可繪制如下系統(tǒng)原理框圖&l

60、t;b>　　結(jié)構(gòu)圖說明　　第一信號鑒別電路是搶答器的關(guān)鍵電路，其任務(wù)是鑒別并鎖存第一搶答者的信號，這類電路可以選用各種觸發(fā)器、鎖存器構(gòu)成，也可用VHDL語言語言自己編寫。其他模塊的功能如前面所述，這里不再重復。　　3.2.2 系統(tǒng)原理圖及工作原理 　　工作原理：<

61、;/b>　　主持人按鈕（Q0）撥向低電平，U1，U2的清零端CLR為低電平，實現(xiàn)電路清零，當主持人按鈕撥向高電平，CLR高電平無效，此刻搶答開始，由于Q1~Q4原始狀態(tài)為高電平，使得四輸入與門輸出為高電平，cp=‘1’，不能觸發(fā)。當?shù)谝粋€人按下?lián)尨鸢粹o，輸入低電平，四輸入與門電平值由‘1’跳變?yōu)椤?’，此刻cp=‘0’，觸發(fā)U1，使得U1輸出端q=‘1’，此后無論其他選手再按按鈕，

62、cp=‘0’不變，實現(xiàn)對其他選手的鎖存功能，U1輸出q也一直保持為1，所以對于U2器件，只有一個脈沖觸發(fā)，其輸出q1~q4僅為s0~s1的第一個狀態(tài)，在經(jīng)U3器件進行轉(zhuǎn)換后，由發(fā)光二極管輸出（點亮第一個搶答選手對應(yīng)的發(fā)光二極管）。而答題計時部分，由U2的輸出端alm=‘1’使能U4，進行計時，計時輸出由發(fā)光二極管顯示。當在規(guī)定的時間沒有答題結(jié)束，則蜂鳴器發(fā)出報警聲。　　單元電路

63、設(shè)計　　(1). Catch 元件　　器件生成所使用的VHDL語言：　　library IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH

64、.ALL;　　use IEEE.STD_LOGIC_UNSIGNED.ALL;　　entity catch is　　Port(cp : in std_logic;　　clr : in std_logic;　　q :out std_

65、logic);　　end catch;　　architecture Behavioral of catch is　　begin　　process(cp,clr)　　begin

66、　　if clr ='0' then　　q<='0';　　elsif cp'event and cp='0'then　　q<=&

67、#39;1';　　end if;　　end process;　　end Behavioral;　　器件描述：　　clr：clr

68、=‘0’，清零，且q=‘0’；clr=‘1’，無效。　　cp：cp=‘1’，q=‘0’；cp=‘0’，q=‘1’；　　(2). Lock 元件　　器件生成所使用的VHDL語言：　　library IEEE;　　use IEEE.S

69、TD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　　use IEEE.STD_LOGIC_UNSIGNED.ALL;　　entity lock is　　Port(d1 : in std_logic;

70、　　d2 : in std_logic;　　d3 : in std_logic;　　d4 : in std_logic;　　clk : in std_logic;　　clr : in std_logic;　　q1

71、 : out std_logic;　　q2 : out std_logic;　　q3 : out std_logic;　　q4 : out std_logic;　　alm : out std_logic);　　e

72、nd lock;　　architecture Behavioral of lock is　　begin　　process(clk)　　begin<

73、p>　　if clr='0' then -------低電平有效　　q1<='0';　　q2<='0';　　q3<='0

74、';　　q4<='0';　　alm<='0';　　elsif clk'event and clk='1' then&

75、lt;p>　　q1<=d1;　　q2<=d2;　　q3<=d3;　　q4<=d4;<

76、b>　　alm<='1';　　end if;　　end process;　　end Behavioral; 　　器件描述：<

77、;/p>　　clk：當clk=‘0’時，q1~q4=‘0’，alm=‘0’；當clk=‘1’時， q1<=d1;q2<=d2;q3<=d3;q4<=d4;alm=‘1’；　　d1~d4：d1~d4=s1~s4；　　(3). ch41a 元件　　器件生成所使用的V

78、HDL語言：　　library IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　　use IEEE.STD_LOGIC_UNSIGNED.ALL;

79、;　　entity ch41a is　　Port(d1 : in std_logic;　　d2 : in std_logic;　　d3 : in std_logic;　　d4 : in std_logic;　　q : out st

80、d_logic_vector(3 downto 0));　　end ch41a;　　architecture Behavioral of ch41a is　　begin　　process(d1,d2,d3,d4)

81、　　variable tmp:std_logic_vector(3 downto 0);　　begin　　tmp:=d1&d2&d3&d4;　　case tmp is　　when "

82、;0111"=>q<="0001";　　when "1011"=>q<="0010";　　when "1101"=>q<="0010";　　when "111

83、0"=>q<="0100";　　when others=>q<="1111";　　end case;　　end process;　　end Behavioral

84、;　　器件描述：　　該器件主要實現(xiàn)d1~d4輸入的轉(zhuǎn)換功能，也就是將最原始的搶答輸入進行轉(zhuǎn)換，通過該器件，將原始搶答時刻s1~s4狀態(tài)輸出至發(fā)光二極管，也就最終實現(xiàn)誰先搶答，對應(yīng)的發(fā)光二極管點亮。　　(4). Count 元件　　器件

85、生成所使用的VHDL語言：　　library IEEE;　　use IEEE.STD_LOGIC_1164.ALL;　　use IEEE.STD_LOGIC_ARITH.ALL;　　use IEEE.STD_LOGIC_UNSIGNED.ALL;&

86、lt;p>　　entity count is　　Port(clk : in std_logic;　　en : in std_logic;　　h : out std_logic_vector(3 downto 0);　　l : out std_logic_vector

87、(3 downto 0);　　sound : out std_logic);　　end count;　　architecture Behavioral of count is　　begin

88、process(clk,en)　　variable hh,ll:std_logic_vector(3 downto 0);　　begin　　if clk'event and clk='1' then　　if

89、en='1' then　　if ll=0 and hh=0 then　　sound<='1';　　elsif ll=0 then　　ll:="1001";<b&g

90、t;　　hh:=hh-1;　　else　　ll:=ll-1;　　end if;　　else</

91、p>　　sound<='0';　　hh:="1001";　　ll:="1001";　　end if;　　end if;<

92、/b>　　h<=hh;　　l<=ll;　　end process;　　end Behavioral;　　器件描述：&l

93、t;/b>　　該器件主要是一個計時器件，計時可以由主持人自己設(shè)定， h為高位，l為地位，由alm輸入到使能端使能，開始計時，當外部來一個時鐘脈沖，自減一，當?shù)褂嫊r結(jié)束時，sound=‘1’，使得報警器響。　　第4章軟件仿真　　4.1 仿真電路圖</p

94、>　　4.2 仿真過程　　編譯無誤之后，將以上原理圖生成VHDL語言，繼而生成VHDTEST文件，將激勵信號輸入VHDTEST文件，進行仿真。　　激勵信號：　　s0 <= '0';<

95、/p>　　s1 <= '1';　　s2 <= '1';　　s3 <= '1';　　s4 <= '1';　　wait for 5ns;

96、　　s0 <= '1';　　wait for 2ns;　　s1 <= '0';　　wait for 2ns;　　s2 <= '0';　　wait

97、for 2ns;　　s3 <= '0';　　wait for 2ns;　　s4 <= '0';　　wait for 5ns;　　s0 <= '0';</p&g

98、t;　　s1 <= '1';　　s2 <= '1';　　s3 <= '1';　　s4 <= '1';　　wait for 5ns;<

99、p>　　s0 <= '1';　　wait for 2ns;　　s2 <= '0';　　wait for 2ns;　　s1 <= '0';　　wait for

100、2ns;　　s3 <= '0';　　wait for 2ns;　　s4 <= '0';　　wait for 5ns;　　s0 <= '0';

101、　　s1 <= '1';　　s2 <= '1';　　s3 <= '1';　　s4 <= '1';　　wait for 5ns;

102、;　　s0 <= '1';　　wait for 2ns;　　s3 <= '0';　　wait for 2ns;　　s1 <= '0';　　wait for 2ns;

103、　　s2 <= '0';　　wait for 2ns;　　s4 <= '0';　　wait for 5ns;　　s0 <= '0';<

104、p>　　s1 <= '1';　　s2 <= '1';　　s3 <= '1';　　s4 <= '1';　　wait for 5ns;　　s

105、0 <= '1';　　wait for 2ns;　　s4 <= '0';　　wait for 2ns;　　s1 <= '0';　　wait for 2ns;<

106、/p>　　s2 <= '0';　　wait for 2ns;　　s3 <= '0';　　wait for 5ns;　　4.3 仿真結(jié)果&l

107、t;p>　　仿真波形如下：　　經(jīng)觀察檢測，仿真結(jié)果符合預定要求。　　第5章安裝調(diào)試　　5.1 安裝調(diào)試過程　　根據(jù)要求，下載原理圖設(shè)計如下　　經(jīng)計

108、算，選用兩個256分頻，一個16分頻，即1M分頻，獲得所需脈沖；將count的sound引腳接蜂鳴器，實現(xiàn)報警；將Ch41a及Count的輸出通過J4B _4S接到8個LED上，其中，前4個用來顯示搶到題的選手序號，后4個用來顯示時間，實現(xiàn)答題倒計時。　　5.2 故障分析　　下載過程中有以下問題

109、　?。?）原理圖生成VHDL語言時，出現(xiàn)錯誤，經(jīng)檢查，原因主要有：部分輸出管腳為空；端口未定義屬性。　?。?）蜂鳴器聲音刺耳　　經(jīng)查找資料，這是頻率選擇不合適的問題，　?。?）未答題前，指示燈全亮　　程序編寫問題，由于疏忽，未輸入信號前，ch41a的q

110、[3..0]引腳輸出，初始狀態(tài)設(shè)為了“1111”，應(yīng)設(shè)為“0000”，這樣，未答題前，前4個LED就全滅了，符合要求。　　第6章心得體會　　這次實驗總共經(jīng)歷了兩周的時間，從功能需求分析到功能時序邏輯分析，從程序的設(shè)計到程序的調(diào)試，從系統(tǒng)的仿真到系統(tǒng)的調(diào)試、下載，最后終于完成了這次具有實際使用價值的實驗。</

111、p>　　在設(shè)計中我運用自己平時學到的一些知識，以及自己在課下所查找的進行設(shè)計，剛開始遇到很多困難，包括對VHDL語言的不熟悉，后來一起和同學研究，而一些課程設(shè)計中的故障，也請同學幫忙參考一下，最終找到了解決問題的答案。我感覺自己在設(shè)計方面提高很大，特別在設(shè)計定時電路時由于它的功能有限，但是電路又感覺太龐大了，我就試著能不能用更簡便的方法去解決這個問題，對電路的原理反復的研究，最終找到了方法，也進一步對電路得到

112、了深刻的認識和了解，同時對以前所學的知識有了更深刻的認識，并進一步的得到了鞏固和提高，充分的做到了理論聯(lián)系實際，也使我認識到理論與實際的差別，通過該課程設(shè)計，不但對搶答器有了較為全面的認識，而且相關(guān)的知識也有了足夠的掌握，我感覺最重要的還是設(shè)計思維的形成。更發(fā)現(xiàn)自己在平時學習中的缺陷。對以后的學習也有很大的幫助。　　兩周的課程設(shè)計，我所收獲的不僅是學習知識方面，更多的是生活方面。我了解到，在我們

113、生活中，應(yīng)該學會與別人共同分享，分享知識，分享問題，這樣更有助于我們的交流，有利于我們共同進步，有利于我們對學習養(yǎng)成良好的興趣。　　最后，我要感謝那些帶我們課程設(shè)計的老師們。由于我們之前沒有接觸過VHDL語言，這就給你們帶來了很大的麻煩，感謝你們對我們的耐心，感謝你們對我們的鼓勵，讓我們有信心繼續(xù)下去，成功走到最后。　　附錄：</

眾賞文庫> 全部分類> 畢業(yè)設(shè)計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

課程設(shè)計報告---四人搶答器

文檔簡介

溫馨提示

最新文檔

評論

課程設(shè)計報告---四人搶答器

文檔簡介

溫馨提示

最新文檔

評論

免費下載