版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、<p><b> 電子裝備設(shè)計(jì)</b></p><p> 時(shí)鐘電路及分頻器設(shè)計(jì)</p><p> 學(xué)院名稱: </p><p> 專業(yè)班級(jí): 電子信息工程 1002 </p><p> 學(xué)生姓名:
2、 </p><p> 指導(dǎo)教師姓名: xx </p><p><b> 2014年1月9日</b></p><p> 時(shí)鐘電路及分頻器設(shè)計(jì)</p><p><b> 摘要:</b></p><p> 時(shí)鐘信號(hào)是通信系統(tǒng)及其他相關(guān)系
3、統(tǒng)中的重要組成部分,系統(tǒng)可通過配置振蕩器,加外接典型電路產(chǎn)生振蕩信號(hào),再通過 n 級(jí)二進(jìn)制分頻器得到不同頻率的時(shí)鐘信號(hào)。振蕩電路可配置適當(dāng)?shù)耐鈬a(chǎn)生一定頻率的振蕩時(shí)鐘作為分頻電路的時(shí)鐘源,本系統(tǒng)要求振蕩時(shí)鐘配置為4.096MHz,也可輸入外部時(shí)鐘源。系統(tǒng)配置的振蕩時(shí)鐘分頻后要求輸出不同的時(shí)鐘頻率。掌握任意進(jìn)制分頻器的設(shè)計(jì)方法。掌握同步計(jì)數(shù)器74LS161多級(jí)級(jí)聯(lián)的方法。研究不同連接方式時(shí)對(duì)分頻數(shù)的影響。</p><
4、;p> 關(guān)鍵詞: 時(shí)鐘,分頻器,計(jì)數(shù)器,74LS161</p><p><b> 引言</b></p><p> 分頻器和計(jì)數(shù)器是數(shù)字電路和自動(dòng)控制電路中極重要的一種單元電路,分頻器由最高位輸出分頻模數(shù),計(jì)數(shù)器由其內(nèi)部各級(jí)觸發(fā)器輸出不同的計(jì)數(shù)模數(shù)。隨著中規(guī)模電路的出現(xiàn),分頻器的設(shè)計(jì)方法,主要是合理靈活地應(yīng)用計(jì)數(shù)器芯片,實(shí)現(xiàn)任意進(jìn)制分頻。</p>
5、<p><b> 設(shè)計(jì)要求與設(shè)計(jì)思路</b></p><p><b> 設(shè)計(jì)要求</b></p><p> 設(shè)計(jì)包括時(shí)鐘震蕩電路和分頻電路兩部分。</p><p> 振蕩電路可配置適當(dāng)?shù)耐鈬a(chǎn)生一定頻率的振蕩時(shí)鐘作為分頻電路的時(shí)鐘源,本系統(tǒng)要求振蕩時(shí)鐘配置為4.096MHz,也可輸入外部時(shí)鐘源。&
6、lt;/p><p> 系統(tǒng)配置的振蕩時(shí)鐘分頻后要求輸出以下時(shí)鐘信號(hào):</p><p> Q1: 輸出時(shí)鐘頻率為 2048 KHz;</p><p> Q2: 輸出時(shí)鐘頻率為 1024 KHz;</p><p> Q3: 輸出時(shí)鐘頻率為 512 KHz;</p><p> Q4: 輸出時(shí)鐘頻率為 256 K
7、Hz;</p><p> Q5: 輸出時(shí)鐘頻率為 128 KHz;</p><p> Q6: 輸出時(shí)鐘頻率為 64 KHz;</p><p> Q7:輸出時(shí)鐘頻率為 32 KHz;</p><p> Q8:輸出時(shí)鐘頻率為 16 KHz;</p><p> Q9:輸出時(shí)鐘頻率為 8 KHz
8、;</p><p> Q10:輸出時(shí)鐘頻率為 4 KHz;</p><p> Q11:輸出時(shí)鐘頻率為 2 KHz;</p><p> Q12:輸出時(shí)鐘頻率為 1 KHz 。</p><p><b> 設(shè)計(jì)思路</b></p><p> 時(shí)鐘起振電路,可以有多個(gè)方案:</p>
9、;<p> 用非門設(shè)計(jì)構(gòu)成晶振振蕩器,晶振為4MHz;</p><p> 555時(shí)基電路構(gòu)成多諧振動(dòng)器。</p><p> 分頻器采用三個(gè)74LS161計(jì)數(shù)器構(gòu)成多頻率輸出。分頻器和計(jì)數(shù)器是數(shù)字電路和自動(dòng)控制電路中極重要的一種單元電路,分頻器由最高位輸出分頻模數(shù),計(jì)數(shù)器由其內(nèi)部各級(jí)觸發(fā)器輸出不同的計(jì)數(shù)模數(shù)。隨著中規(guī)模電路的出現(xiàn),分頻器的設(shè)計(jì)方法,主要是合理靈活地應(yīng)用計(jì)數(shù)
10、器芯片,實(shí)現(xiàn)任意進(jìn)制分頻。</p><p><b> 、電路設(shè)計(jì)</b></p><p><b> ?。ㄒ唬r(shí)鐘震蕩電路</b></p><p> 1.方案一:此電路是由兩個(gè)反相器及兩個(gè)電容C1和一個(gè)晶振連接起來的正反饋振蕩電路,并設(shè)法使反相器工作在放大狀態(tài),即給他們?cè)O(shè)置適合的偏置電壓,這個(gè)偏置電壓可以通過在反相器的輸
11、出端與輸出端之間接入反饋電阻來得到。由石英晶體的電抗頻率特性可知:石英晶體的多諧振蕩器的振蕩頻率取決于石英晶體的固有諧振頻率f0,而與外接的電阻和電容無關(guān)。</p><p><b> 元件清單</b></p><p><b> 結(jié)論:</b></p><p> 石英晶體的多諧振蕩器的振蕩頻率取決于石英晶體的固有諧振頻
12、率f0,而與外接的電阻和電容無關(guān)。</p><p> 2.方案二:下圖的多諧振蕩器由555定時(shí)器和外接元件R1、R2、C構(gòu)成多諧振蕩器。腳2與腳6直接相連。電路沒有穩(wěn)態(tài),僅存在兩個(gè)穩(wěn)態(tài),利用電源通過R1、R2、向C充電,以及C通過R2向放電端Dc放電,使電路產(chǎn)生震蕩,電容C在2/3Vcc和1/3Vcc之間放電和充電,從而在輸出端得到一系列的矩形波。</p><p><b>
13、元件清單</b></p><p> 結(jié)論:通過改變R和C的參數(shù)可以改變振蕩頻率。</p><p><b> 分頻器設(shè)計(jì)電路</b></p><p> 74LS161是一種四位二進(jìn)制可預(yù)置的同步加法計(jì)數(shù)器,圖3-4-1是其引腳圖 </p><p> 從功能表中可知,當(dāng)清零端Cr=0時(shí),計(jì)數(shù)器輸出QA=Q
14、B=QC=QD=0。當(dāng)Cr=1,LD=0,CP脈沖的上升沿作用后,74LS161內(nèi)部觸發(fā)器的輸出端QA、QB、QC、QD的狀態(tài)分別與數(shù)據(jù)輸入端A、B、C、D狀態(tài)相同,稱為置數(shù)工作狀態(tài)。而當(dāng)Cr=LD=1時(shí),P、T中有一個(gè)為0時(shí),計(jì)數(shù)器不計(jì)數(shù),輸出端狀態(tài)不變。只有當(dāng)Cr=LD=P=T=1、CP端在脈沖上升沿作用后,</p><p> 計(jì)數(shù)器加1。此外74LS161還有一個(gè)進(jìn)位輸出端OC,其邏輯關(guān)系是OC=QA .
15、QB .QC .QD.T。 </p><p> 分頻器設(shè)計(jì)電路如下,由三個(gè)74LS161計(jì)數(shù)器串聯(lián)得到,置數(shù)端ABCD均接地置);ENP、ENT等使能端置1。</p><p><b> 在U6中:</b></p><p> 2端口輸入由振蕩器產(chǎn)生的時(shí)鐘信號(hào)——4.096Mhz的方波;</p><p> 14端口Q
16、A輸出時(shí)鐘頻率為:2048khz;</p><p> 13端口QB輸出時(shí)鐘頻率為:1024Khz;</p><p> 12端口QC輸出時(shí)鐘頻率為:512Khz;</p><p> 11端口QD輸出時(shí)鐘頻率為:256Khz;</p><p><b> 在U7中:</b></p><p>
17、2端口輸入由U6的11端口QD輸出的時(shí)鐘信號(hào)——256khz的方波;</p><p> 14端口QA輸出時(shí)鐘頻率為:128khz;</p><p> 13端口QB輸出時(shí)鐘頻率為:64Khz;</p><p> 12端口QC輸出時(shí)鐘頻率為:32Khz;</p><p> 11端口QD輸出時(shí)鐘頻率為:16Khz;</p>&
18、lt;p><b> 在U8中:</b></p><p> 2端口輸入由U7的11端口QD輸出的時(shí)鐘信號(hào)——16khz的方波;</p><p> 14端口QA輸出時(shí)鐘頻率為:8khz;</p><p> 13端口QB輸出時(shí)鐘頻率為:4Khz;</p><p> 12端口QC輸出時(shí)鐘頻率為:2Khz;<
19、/p><p> 11端口QD輸出時(shí)鐘頻率為:1Khz;</p><p><b> 元件清單</b></p><p><b> 總結(jié):</b></p><p> 通過本次課程設(shè)計(jì),讓我重溫電路知識(shí)同時(shí)更加深入的理解振蕩電路的起振原理。設(shè)計(jì)了多方案解決問題,選取最佳方案的思路,不僅可以擴(kuò)展思維方法,
20、還可以提高設(shè)計(jì)的質(zhì)量。</p><p> 74ls161計(jì)數(shù)器不僅可以用于計(jì)數(shù),在本設(shè)計(jì)里還可以用于分頻其設(shè)計(jì),將高頻時(shí)鐘信號(hào)實(shí)現(xiàn)任意二進(jìn)制分頻。</p><p> 本課程設(shè)計(jì)中,理論與實(shí)際結(jié)合,將理論轉(zhuǎn)化為具體的實(shí)現(xiàn)方案,讓我學(xué)有所用,提高實(shí)踐動(dòng)手能力和多思路解決問題的能力。在這里還要感謝指導(dǎo)老師的指點(diǎn)和幫助。</p><p><b> 參考文獻(xiàn):
21、</b></p><p> <<數(shù)字電子技術(shù)實(shí)驗(yàn)教程>> 化學(xué)工業(yè)出版社 周曉霞、蔣彥等編;</p><p> <<數(shù)電電子技術(shù)>> 機(jī)械工業(yè)出版社 成立、王振宇等編;</p><p> <<電子裝備設(shè)計(jì)技術(shù)>> 西安電子科技大學(xué)出版社 高平、賈建援等編;&
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 課程設(shè)計(jì)---時(shí)鐘分頻電路
- eda課程設(shè)計(jì)---基于fpga的半整數(shù)分頻器設(shè)計(jì)
- 頻率綜合器中的分頻器電路設(shè)計(jì).pdf
- 8位格雷碼編碼器、高速分頻器 課程設(shè)計(jì)報(bào)告
- 使用vhdl進(jìn)行分頻器設(shè)計(jì)
- 數(shù)字時(shí)鐘電路課程設(shè)計(jì)書
- 低電壓小數(shù)分頻器設(shè)計(jì).pdf
- 基于vhdl的分頻器設(shè)計(jì)[開題報(bào)告]
- 基于cpld的分頻器設(shè)計(jì)【畢業(yè)論文】
- 基于vhdl的分頻器設(shè)計(jì)[任務(wù)書]
- 小數(shù)分頻器的研究與設(shè)計(jì).pdf
- 課程設(shè)計(jì)報(bào)告---實(shí)時(shí)時(shí)鐘電路設(shè)計(jì)
- DRM頻率綜合器中分頻器的設(shè)計(jì).pdf
- 數(shù)字電路電子時(shí)鐘課程設(shè)計(jì)
- 基于vhdl的分頻器設(shè)計(jì)原理[文獻(xiàn)綜述]
- 基于vhdl的分頻器設(shè)計(jì)【畢業(yè)論文】
- 寬帶高速可編程分頻器設(shè)計(jì).pdf
- 時(shí)鐘計(jì)時(shí)器課程設(shè)計(jì)
- PLL頻率綜合器中高速二分頻器和雙模前置分頻器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 可編程分頻器設(shè)計(jì)及VLSI可測(cè)性設(shè)計(jì)研究.pdf
評(píng)論
0/150
提交評(píng)論