微機原理課程設計--基于pc機isa 或pci總線的io卡設計

1、<p>　　《微機原理及接口技術》</p><p><b>　　課程設計說明書</b></p><p>　　題 目：基于PC機ISA 或PCI總線的I/O卡設計</p><p>　　院 系：機械工程與自動化學院</p><p>　　專 業(yè)：機械設計制造及其自動化</p><p

2、><b>　　班 級： </b></p><p><b>　　姓 名：</b></p><p><b>　　學 號：</b></p><p><b>　　指導教師： </b></p><p>　　日 期：2012-12-9&l

3、t;/p><p><b>　　目 錄</b></p><p>　　一 中文摘要 ……………………………………………………2</p><p>　　二 英文摘要 ……………………………………………………2</p><p>　　三 設計任務書 ……………………………………………………3</p><

4、p>　　四 設計正文 ……………………………………………………4</p><p>　　1 硬件設計 ……………………………………………………4</p><p>　　1.1 PCI總線 …………………………………………………4</p><p>　　1.1.1 PCI總線特點 ………………………………………4</p><p>　

5、　1.1.2 PCI總線簡介 ………………………………………4</p><p>　　1.2 74LS138譯碼器 …………………………………………8</p><p>　　1.3 比較譯碼器74LS688 …………………………………………9</p><p>　　1.4 地址鎖存器74ALS373 ………………………………………9</p><p

6、>　　1.5 總線緩沖器74LS245…………………………………………10</p><p>　　1.6 功率放大器ULN2803A ………………………………………10</p><p>　　1.7 光電耦合器 …………………………………………………11</p><p>　　1.8 發(fā)光二級管 …………………………………………………12</p>

7、<p>　　2 軟件設計 ………………………………………………………12</p><p>　　3 總結與體會 ……………………………………………………14</p><p>　　五 參考文獻 ………………………………………………………15</p><p><b>　　摘 要</b></p><p>　　隨著計

8、算機軟硬件技術和控制、測量技術的不斷發(fā)展，許多工程技術人員都將PC機作為控制、測量開發(fā)的首選平臺。而PCI(Peripheral Component Interconnect，即外圍部件互連)總線作為一種高性能、通用的局部總線，是目前計算機插卡式外設總線的事實標準。PCI總線具有32/64位總線寬度。地址線和數(shù)據(jù)線復用，支持猝發(fā)傳輸，傳輸速率高達132MB/s;系統(tǒng)占用率低，具有較好的兼容性;有完備的即插即用(PnP)管理體制，可同時支

9、持多組外圍設備。雖然PCI總線也經歷了從PCI、PCI-X到PCI Express的發(fā)展，但PCI總線由于存在時間長，開發(fā)工具、開發(fā)資料眾多，在對數(shù)據(jù)吞吐量要求不是很高的工業(yè)控制、測量領域仍有著頑強的生命力。在此處設計了基于PCI總線的數(shù)據(jù)采集卡，可以完成8路數(shù)字量I/O采集功能。</p><p>　　關鍵詞：微機原理； 控制系統(tǒng)；單片機； 匯編語言；接口設計</p><p><b&

10、gt;　　Abstract</b></p><p>　　Along with the computer hardware and software technology, measurement and control technology continues to develop, many engineering and technical personnel will be PC as the

11、control, measurement and development platform of choice.PCI (Peripheral Component Interconnect, i.e. peripheral component interconnect) bus is a high performance, generic local bus, is the computer plug-in peripheral bus

12、 standard in fact.PCI bus with 32/64 bus width.Address line and data line multiplexing, supporting burst t</p><p>　　Key words：Principle of Microcomputer control system chip microcomputer</p><p

13、>　　assembler language Framework </p><p><b>　　設計任務書</b></p><p>　　一、 設計題目：基于PC機ISA 或PCI總線的I/O卡設計</p><p>　　二、 設計目的： </p><p>　　1．通過PC機ISA I/O卡的設計鞏固8086微

14、機的接口知識，強化微機總線概念；</p><p>　　2．學會利用電子CAD軟件設計電路板，熟悉電路板的制作；</p><p>　　3、建立基于PC機的測控概念，學會對ISA I/O卡實現(xiàn)簡單的測控任務．</p><p>　　三、 設計要求：基本要求：</p><p>　　1、設計一款具有8位可編程數(shù)字量輸入和8位可編程數(shù)字量輸出.<

15、;/p><p>　　2、利用Protel軟件繪制電路板原理用，并生成PCB圖；</p><p>　　3、編寫讀入8位可編程數(shù)字量輸入，然后從8位可編程數(shù)字量輸出的程序。</p><p><b>　　四、 設計步驟：</b></p><p>　　1、熟悉PC機ISA總線概念及ISA 或 PCI I/O卡的設計要點；</p

16、><p>　　2、熟悉Protel99 軟件的使用；</p><p>　　3、I/O卡原理設計：按照設計要求設計出I/O卡的電路原理圖；</p><p>　　4、I/O卡電路板布線：利用Protel軟件生成' I/O卡的PCB板布線圖；</p><p>　　5、在設計出的I/O卡的基礎上，編寫讀入8位可編程數(shù)字量輸入，然后從8位可編程數(shù)字

17、量輸出，3個16位定時/計數(shù)器計數(shù)的程序，高級設計增加將1模擬量輸入轉到1模擬量輸出；</p><p>　　6、編寫設計說明書；</p><p><b>　　7、答辯；</b></p><p>　　五、 查詢資料： </p><p>　　1、ISA總線資料，pc104總線資料，PCI總線資料；</p>&

18、lt;p>　　2、芯片資料：CH365、74LS688、74LSl38、8255、8253、DAC0832、ADC0809等；</p><p><b>　　設計正文</b></p><p><b>　　1 硬件設計</b></p><p>　　先在具體甄選設計過程中可能要設計的芯片，分析它們的功能特點，確定它們的工作

19、模式；按照各芯片的使用特點以及本系統(tǒng)的設計要求逐步連接，畫出系統(tǒng)硬件連接圖，并生成PCB板。正如A3圖紙系統(tǒng)硬件連接圖所示，CPU我選用PC104，它足以完成8路數(shù)字量I/O采集功能；由于PCI104有32根地址與數(shù)據(jù)共用線，故有必要將地址碼與數(shù)據(jù)碼分開，PCI104采用了分時傳送的方法，即先傳送地址碼，再傳送數(shù)據(jù)碼，故必須用鎖存器將地址碼鎖存起來。我選用74系列的74LS373作為地址鎖存器；由于外設、內存存取數(shù)據(jù)速度不匹配，故有必要

20、使用緩沖器來暫時記憶存儲數(shù)據(jù)，我選用74系列的74LS245作為數(shù)據(jù)緩沖器；存儲器譯碼我采用全譯碼方式，用74LS688比較譯碼器可減少邏輯組合電路；可編程芯片的片選信號譯碼，我采用線譯碼方式，這樣可以保證其端口地址只有8位，易于程序編寫，因而74LS138譯碼器是最好的選擇。在具體設計該系統(tǒng)時，我選用光電耦合器模擬數(shù)字量的輸入輸出，最后以發(fā)光二極管為負載的系統(tǒng)。</p><p><b>　　1.1 P

21、CI總線</b></p><p>　　1.1.1 PCI總線特點</p><p>　　PCI是先進的高性能局部總線，可同時支持多組外圍設備。其特點是：總線操作與處理器一存儲器子系統(tǒng)操作并行；線性突發(fā)傳輸；極小的存取延誤；不受處理器限制；基于PCI卡設備信息，實現(xiàn)即插即用。PCI的地址空間有3類：存儲器、I／O和配置地址空間。存儲器空間和I／O空間同以前的ISA總線規(guī)范相同，而

22、配置空間是PCI所特有的。配置空間使系統(tǒng)處理器能夠枚舉PCI總線上的各種設備，并根據(jù)設備要求自動配置存儲器和I／O的地址空間。操作系統(tǒng)在自檢的過程中檢測所有PCI設備，讀取設備的配置信息，并給每一設備分配系統(tǒng)資源，如中斷、I／O空間、存儲器空間等。在PCI系統(tǒng)結構中，為每個PCI都提供了256個字節(jié)(至少是前64個字節(jié))的配置空間，這256個字節(jié)的配置空間中前64個字節(jié)稱為頭區(qū)域，是每一個PCI設備都應該實現(xiàn)的，他的主要功能是識別PCI

23、接口設備，以及PC訪問板卡的方式等。其余的192個字節(jié)根據(jù)不同的PCI設備有所不同。</p><p>　　1.1.2 PCI總線簡介</p><p>　　PC/104總線是嵌入式PC機所用的總線標準.有兩個總線插頭.其中Ｐ１ 有 ６４ 個引腳, Ｐ２ 有 ４０ 個引腳 共有 104個引腳,這也是PC/104名稱的由來.PC104有兩個版本，8位和16位，分別與PC和PC/AT相對應。PC

24、104PLUS 則與PCI總線相對應.。PC/104模塊本質上就是尺寸縮小為3.８英寸 3.９ 英寸的ＩＳＡ 總線板卡。它的總線與ISA在 ＩＥＥＥ-Ｐ９９６ 中定義基本相同。具有１６位數(shù)據(jù)寬度，最高工作頻率為 ８ＭＨｚ 數(shù)據(jù)傳輸速率達到８ＭＢ／ｓ，地址線 ２４ 條，可尋訪16M字節(jié)地址單元。 　</p><p>　　所有PC/104總線信號定義和功能與它們在ISA總線相應部分是完全相同的。104根線分為5類：地

25、址線、數(shù)據(jù)線 、控制線、時鐘線、電源線 。簡要介紹如下 ：　</p><p><b>　　（１）地址線</b></p><p>　?。樱粒皛ＳＡ１９和 ＬＡ１７~ＬＡ２３</p><p>　　ＳＡ０~ＳＡ１９ 是可鎖存的地址信號,ＬＡ１７~ＬＡ２３ 是非鎖存信號 由于沒有鎖存延遲因而給外設插板提供了一條快捷途徑。ＳＡ０~ＳＡ１９加上ＬＡ１７~Ｌ

26、Ａ２３ 可實現(xiàn)16MB空間尋址（其中 ＳＡ１７~ＳＡ１９和 ＬＡ１７~ＬＡ１９ 是重復的）</p><p><b>　?。ǎ玻?shù)據(jù)線</b></p><p>　　數(shù)據(jù)線 ＳＤ０~ＳＤ７和 ＳＤ８~ＳＤ１５ 其中 ＳＤ０~ＳＤ７ 位為低8位數(shù)據(jù)，ＳＤ８~ＳＤ１５ 為高8位數(shù)據(jù) 　</p><p><b>　?。ǎ常┛刂凭€ 　</b

27、></p><p>　　ＡEN： 地址允許信號，輸出線，高電平有效。ＡEN＝１，表明處于ＤＭＡ控制周期；ＡEN＝０，表示非ＤＭＡ周期。此信號用來在ＤＭＡ期間禁止Ｉ／Ｏ端口的地址譯碼?！?lt;/p><p>　　BALE：允許地址鎖存，輸出線。這信號由總線控制器 ８２８８提供，作為 ＣＰＵ 地址的有效標志 。當 ＢＡＬＥ為高電平時 將 ＳＡ０~ＳＡ１９ 接到系統(tǒng)總線。 其下降沿用來鎖存ＳＡ

28、０~ＳＡ１９　</p><p>　　IOR：Ｉ／Ｏ讀命令，輸出線 ，低電平有效。 用來把選中的 Ｉ／Ｏ 設備的數(shù)據(jù)讀到數(shù)據(jù)總線上 ，在 ＣＰＵ啟動的周期通過地址線選擇Ｉ／Ｏ。在ＤＭＡ 周期，Ｉ／Ｏ 設備由 ＤＡＣＫ選擇 　</p><p>　　IOW：Ｉ／Ｏ寫命令，輸出線 ，低電平有效 ，用來把數(shù)據(jù)總線上的數(shù)據(jù)寫入被選中的 Ｉ／Ｏ 端口 　</p><p>　　SM

29、EMR和SMEMW：存儲器讀／寫命令 ，低電平有效， 用于對ＳＡ０~ＳＡ１９ 這 ２０位地址尋址的 １ＭＢ 內存的讀／寫操作 　</p><p>　　MEMR和MEMW：低電平有效 ，存儲器讀／寫命令， 用于對 ２４ 位地址線全部存儲空間讀／寫操作　</p><p>　　MEMCS16 和I/OCS16：它們是存儲器１６位片選信號和Ｉ／Ｏ１６位片選信號 ，分別指明當前數(shù)據(jù)傳送是１６ 位存儲

30、器周期和１６ 位Ｉ／Ｏ周期 　</p><p>　　SBHE：總線高字節(jié)允許信號，該信號有效時表示數(shù)據(jù)總線上傳，送的是高位字節(jié)數(shù)據(jù) 　</p><p>　?。桑遥眩硚ＩＲＱ７ ,ＩＲＱ９ ,ＩＲＱ１０~ＩＲＱ１５用于作為來自外部設備的中斷請求輸入線 分別連在主片 ８２５９Ａ 和從片８２５９Ａ 中斷控制器的輸入端 。其中ＩＲＱ１３ 留給數(shù)據(jù)協(xié)處理器使用，不在總線上出現(xiàn)。這些中斷請求線都是邊沿

31、（上跳邊） 觸發(fā)， 三態(tài)門驅動器驅動。 優(yōu)先級排隊是：ＩＲＱ０ 最高 ，依次為 ＩＲＱ１，ＩＲＱ８~ＩＲＱ１５，然后是 ＩＲＱ３~ＩＲＱ７ 　</p><p>　?。模遥眩皛ＤＲＱ３和 ＤＲＱ５~ＤＲＱ７ 來自外部設備的 ＤＭＡ 請求輸入線 高</p><p>　　電平有效，分別連在主片 ８２３７Ａ 和從片 ８２３７Ａ。ＤＭＡ控制器輸入端 ＤＲＱ０優(yōu)先級最高， ＤＲＱ７ 最低， ＤＲＱ４

32、用于級聯(lián)， 在總線上不出現(xiàn) 　</p><p>　　DACK0 ~ DACK3和DACK5 ~ DACK7：ＤＭＡ 回答信號， 低電平有效。有效時表示 ＤＭＡ 請求，被接受 ＤＭＡ控制器占用總線 ，進入 ＤＭＡ 周期 　</p><p>　?。裕?：ＤＭＡ 終末／記數(shù)結束 輸出線 該信號是一個正脈沖表明ＤＭＡ 傳送的數(shù)據(jù)已達到其程序預置的字節(jié)數(shù) ，用來結束一次ＤＭＡ 數(shù)據(jù)塊傳送 　<

33、;/p><p>　　MASTER：輸出信號，低電平有效 ，它由要求占用總線的有主控能力的外設卡驅動 ，并與 ＤＲＱ 一起使用 ，外設的 ＤＲＱ得到確認 ＤＡＣＫ有效 后 才使 ＭＡＳＴＥＲ 有效 ，從此該設備保持對總線的控制直到MASTER 無效 　</p><p>　　RESER DRV: 系統(tǒng)復位信號， 輸出線， 高電平有效 ，此信號在系統(tǒng)電源接通時為高電平，當所有電平都達到規(guī)定以后變低，

34、即上電復位時有效， 用它來復位和初始化接口和 Ｉ／Ｏ 設備 　</p><p>　　IOCHCHK：Ｉ／Ｏ通道檢查 ，輸出線 ，低電平有效 ，當它變?yōu)榈碗娖綍r， 表明接口插件的 Ｉ／Ｏ 通道出現(xiàn)了錯誤 ，它將產生一次不可屏蔽中斷　</p><p>　?。桑稀。茫龋模遥?：Ｉ／Ｏ 通道就緒 ，輸入線 ，高電平表示就緒。 該信號線可供低速 Ｉ／Ｏ設備或存儲器請求延長總線周期之用。當?shù)退僭O備在

35、被選中， 且收到讀或寫命令時將此線電平拉低 ，表示未就緒 以便在總線周期中加入等待狀態(tài)。ＴＷ但最多不能超過 １０ 個時鐘周期 　</p><p>　　REFRESH：刷新信號為了防止在內存刷新周期內產生不必要的中斷。ＩＳＡ 提供該刷新信號 防止中斷發(fā)生 　</p><p><b>　　KEY：鑰匙位 　</b></p><p>　　ENDXFR

36、：零等待狀態(tài)信號，輸入線， 該信號為高電平時 ，無需插入等待周期 　</p><p>　　SYSCLK：系統(tǒng)時鐘 　</p><p>　　OSC： 主振信號輸出　</p><p>　　除了以上信號外， 還有電源正負 １２Ｖ 正負 ５Ｖ ，地線 ＧＮＤ等。</p><p>　　我們知道IEEE-P996是PC和PC/AT工業(yè)總線規(guī)范，IEEE協(xié)

37、會將它定義IEEE-P996.1，很明顯PC104實質上就是一種緊湊型的IEEE-P996，其信號定義與PC/AT相同，但電氣和機械規(guī)范卻完全不同:　</p><p>　　a. 自堆棧總線，省掉了昂貴的底板 　</p><p>　　b.針孔總線連接器，提高了可靠性 　</p><p>　　c.減小了總線驅動電流，降低了功耗和電路的驅動要求</p>&l

38、t;p>　　至于16位的PC/104總線比ISA的信號線多6根(104&98),都是地線.</p><p>　　3 PCI接口芯片的選擇</p><p>　　PCI接口電路至少實現(xiàn)如下功能： </p><p>　　(1) 高速的地址產生單元；</p><p>　　(2) 地址譯碼及命令譯碼單元；</p><p

39、>　　(3) 標準配置寄存器(64個字節(jié))、PCI總線邏輯接口單元、用戶設備邏輯接口、數(shù)據(jù)緩沖區(qū)等。</p><p>　　1.2 74LS138譯碼器</p><p>　　譯碼是編碼的逆過程，譯碼是編碼的逆過程，它的功能是將具有特定含義的二進制碼進行辨別，并轉換成控制信號，具有譯碼功能的邏輯電路稱為譯碼器。三八譯碼器屬于二進制譯碼器,即它具有N個輸入端， 2n個輸出端和一個使能輸入端

40、。在使能輸入端為有效電平時，對應每一組輸入代碼，能輸入端為有效電平時，對應每一組輸入代碼，只有其中一個輸出端為有效電平，只有其中一個輸出端為有效電平，其余輸出端則為非有效電平。</p><p>　　地址譯碼器用于對存儲器和I/O口地址譯碼，產生片選信號。常用的地址譯碼器有74LS138，其引腳如下圖，功能表見下表。</p><p>　　74LS138譯碼器是譯碼電路中最常用的，在本設計中我

41、選用兩片74LS138譯碼器產芯片的片選信號，如果選用比較譯碼器74LS688則需要多片，既增加了芯片數(shù)量，也增加了電路消耗，同時占用了過多的空間，使線路連接更加復雜，更不直觀。74ls138是3/8譯碼器，即對3個輸入信號進行譯碼。得到8個輸出狀態(tài)。G1,G2A,G2B,為數(shù)據(jù)允許輸出端，G2A,G2B低電平有效。G1高電平有效。接線時將A，B，C接單片機的高位地址。Y0到Y7接片外芯片片選信號，低電平有效</p>&l

42、t;p><b>　　引腳圖</b></p><p><b>　　功能表</b></p><p>　　1.3 比較譯碼器74LS688</p><p>　　在存儲器擴展時，我選用74LS688作為譯碼器，其一是為了在全譯碼時減少組合邏輯電路，二是為了與本組其他成員相區(qū)別。74LS688作譯碼器時， 必須為低電平，且當且

43、僅當對應的8個輸入端P與8個輸入端Q相等時， 才會輸出低電平。利用這一特性將 低電平作為存儲器的片選信號，可實現(xiàn)其譯碼片選功能。</p><p>　　由硬件連接圖可知，在設計中，我將8個輸入端Q全部接地，即低電平，保證了存儲器高8位全部為0。實現(xiàn)了存儲器從最低地址0H－0FFFH，4KB的存儲容量。</p><p>　　1.4 地址鎖存器74ALS373 </p><p

44、>　　地址鎖存器就是一個暫存器，它根據(jù)控制信號的狀態(tài)，將總線上地址代碼暫存起來。PC104中數(shù)據(jù)和地址總線采用分時復用操作方法，即用同一總線既傳輸數(shù)據(jù)又傳輸?shù)刂贰．斘⑻幚砥髋c存儲器交換信號時，首先由CPU發(fā)出存儲地址，同時發(fā)出允許鎖存信號ALE給鎖存器，當鎖存器接到該信號后將地址/數(shù)據(jù)總線上的地址鎖存在總線上，隨后才能傳輸數(shù)據(jù)。</p><p>　　74LS373是帶三態(tài)輸出的8位鎖存器，共有8個輸入端D1

45、—D8及8個輸出端Q1—Q8。當三態(tài)端OE為有效低電平，74LS373的G端為輸人選通端，使能端 G為有效高電平時，輸出跟隨輸入變化；當G＝1時，鎖存器處于透明工作狀態(tài)，即鎖存器的輸出狀態(tài)隨數(shù)據(jù)端的變化而變化，即腳1=Di(I=1，2，…，8)。當G端由1變0時，數(shù)據(jù)被鎖存起來，此時輸出端Qi不再隨輸入端的變化而變化，而一直保持鎖存前的值不變。G端(或STB端)可直接與PC104的鎖存控制信號端ALE相連，在ALE的下降沿進行地址鎖存。

46、</p><p>　　在PC104系統(tǒng)中，地址線和數(shù)據(jù)線時復用的，故有必要鎖存地址。74ALS373管腳及功能圖如圖所示。其數(shù)據(jù)送入是由時鐘的約定電平來進行的。 E為低電平時，鎖存器才能工作。在此處我選用兩片74ALS373。</p><p>　　1.5 總線緩沖器74LS245 </p><p>　　緩沖器主要用于CPU總線的緩沖，以增加總線驅動負載的能力。74L

47、S245是帶三態(tài)輸出的8位雙向數(shù)據(jù)緩沖器，專用于需要雙向傳輸?shù)?數(shù)據(jù)總線接口。它其實也是一個三態(tài)門， 為輸出使能端， G為低電平時，緩沖器才能工作，DIR為傳輸方向控制端。當G=0，DIR=0時，數(shù)據(jù)由B到A，當G=0，DIR=1時，則數(shù)據(jù)由A到B。當G=1時，A和B均處于高阻狀態(tài)。其常用于數(shù)據(jù)緩沖器，也可作于單向緩沖器，用于地址或控制信號的緩沖。在此處我選用兩片該芯片。</p><p>　　1.6 功率放大器U

48、LN2803A</p><p>　　ULN2803A是一種高電壓，大電流達林頓晶體管陣列。ULN2803A裝置由8個npn的達林頓對這一功能與開關電感性負載共陰極鉗位二極管的高電壓輸出。每個達林頓對集電極電流額定值為500毫安。在達靈頓對可能被連接在較高的電流能力平行。ULN2803A主要應用于繼電器驅動器，錘司機，燈驅動器，顯示驅動器（ LED與氣體放電） ，線路驅動器，緩沖器和邏輯。ULN2803A已為每個操

49、作具有TTL或5 V CMOS器件直接達林頓對2.7 kΩ的電阻器系列的基礎。在此處由于CPU輸出功率比較小，通過此裝置可以驅動功率較大的負載。</p><p><b>　　1.7 光電耦合器</b></p><p>　　用于數(shù)模之間的轉換。 光電耦合器是以光為媒介傳輸電信號的一種電一光一電轉換器件。它由發(fā)光源和受光器兩部分組成。把發(fā)光源和受光器組裝在同一密閉的殼體內

50、，彼此間用透明絕緣體隔離。發(fā)光源的引腳為輸入端，受光器的引腳為輸出端，常見的發(fā)光源為發(fā)光二極管，受光器為光敏二極管、光敏三極管 其工作原理時：在光電耦合器輸入端加電信號使發(fā)光源發(fā)光，光的強度取決于激勵電流的大小，此光照射到封裝在一起的受光器上后，因光電效應而產生了光電流，由受光器輸出端引出，這樣就可以實現(xiàn)電一光一電的轉換。在此處為了實現(xiàn)外界量進去CPU使用8個光電耦合器，為了實現(xiàn)CPU出來的數(shù)字信號變?yōu)槟M信號也要采用8個光電耦

51、合器，即總共采用16個光電耦合器。</p><p><b>　　1.8 發(fā)光二級管</b></p><p>　　發(fā)光二極管簡稱LED，采用砷化鎵、鎵鋁砷、和磷化鎵等材料制成，其內部結構為一個PN結，具有單向導電性。 </p><p>　　當在發(fā)光二極管PN結上加正向電壓時，PN結勢壘降低，載流子的擴散運動大于漂移運動，致使P區(qū)的空穴注入到N區(qū)，

52、N區(qū)的電子注入到P區(qū)，這樣相互注入的空穴與電子相遇后會產生復合，復合時產生的能量大部分以光的形式出現(xiàn)，因此而發(fā)光。發(fā)光二極管的核心部分是由P型半導體和N型半導體組成的晶片，在P型半導體和N型半導體之間有一個過渡層，稱為PN結。在某些半導體材料的PN結中，注入的少數(shù)載流子與多數(shù)載流子復合時會把多余的能量以光的形式釋放出來，從而把電能直接轉換為光能。PN結加反向電壓，少數(shù)載流子難以注入，故不發(fā)光。這種利用注入式電致發(fā)光原理制作的二極管叫發(fā)光

53、二極管，通稱LED。 當它處于正向工作狀態(tài)時（即兩端加上正向電壓），電流從LED陽極流向陰極時，半導體晶體就發(fā)出從紫外到紅外不同顏色的光線，光的強弱與電流有關。</p><p><b>　　2 軟件設計</b></p><p><b>　　匯編語言參考程序：</b></p><p>　　org 0000hajmp mai

54、norg 0080h ;;定義P1.0,P1.1,P1.2 分別為AA,BB,CC 以便在程序中描述AA EQU P1.0BB EQU P1.1CC EQU P1.2MAIN:CLR CC ;狀態(tài)1 A,B,C為000CLR BBCLR AACALL DELAY ;調用延時CLR CC ;狀態(tài)2 A,B,C 為100CLR BBSETB AACALL DELAY ;調用延時CLR CC ;狀態(tài)2 A,B,C

55、 為010SETB BBCLR AACALL DELAYCLR CCSETB BBSETB AACALL DELAYSETB CCCLR BBCLR AACALL DELAYSETB CCCLR BBSETB AACALL DELAYSETB CCSETB BBCLR AACALL DELAYSETB CCSETB BBSETB AACALL DELAYJMP MAIN ;重新開始DEL

56、AY: ;延時子程序MOV R5,#255D3:MOV R2,#255D4: </p><p><b>　　3 總結與體會</b></p><p>　　這次這個單片機的課程設計我們完成的不太理想，在設計中遇到了許多問題。首先是自己對題目的理解不透徹，不知道其原理也不知道自己該如何動手，并且對Protel 99 軟件使用也不熟悉，自己后來通過建立元件庫繪制出PC1

57、04芯片和ULN2803A芯片，但其在生成PCB板時出現(xiàn)了許多錯誤，主要是自己建立的PC104芯片中的錯誤，后來自己花了許多時間進行調整。其次自己對之前學習的微機原理的記憶已經很模糊，對匯編語言也已經基本忘得差不多，以致加大了該次課程設計的難度和任務量。當然此次設計中的耗時也比較長，這是由于我們對課程設計的原理不懂，沒有認識到課程設計的重要性，許多人都沒有認真對待這次課程設計。</p><p>　　“科技以人為本

58、”，縱觀歷史，從遠古工具的出現(xiàn)到近代工業(yè)革命，科技發(fā)展的根本目的無不是為了使人們從繁重的體力勞動中解放出來。牛頓說他站在巨人的肩膀上，是的，我想所有的設計創(chuàng)新都是在前人的理論上發(fā)展起來的。而設計的根本就是更好更和諧的利用已有資源。對已有資源進行開發(fā)利用。</p><p>　　二十一世紀的科技競爭主要就是人才的競爭。經濟危機后的工業(yè)已逐步蓬勃發(fā)展起來，而中國要實現(xiàn)從農業(yè)國向工業(yè)國的轉型，工業(yè)設計是必不可少的一部分，

59、人才儲備更是重中之重。作為一個要有所作為的大學生，我們應該具有一定的創(chuàng)新能力。而在這一次的設計中，本人從查找關于微機接口的各種資料開始，并經過仔細的比較和論證，得到所要設計的設計原理圖。同時也要對機構的各項設計過程進行逐一的說明，并在老師的要求下，對所設計的電路原理圖和生成的PCB板用A3圖紙表達出來。因此，在此次設計中，我對微機接口設計進行了一次比較系統(tǒng)的了解和認識。在設計中，也難免會有所起氣餒，會遇到一些意想不到的疑難問題，在老師的

60、嚴格要求和幫助下，我得以繼續(xù)把我的畢業(yè)設計做下來。</p><p>　　通過這次微機課程設計，我不僅加深了對微機理論的理解，將理論很好地應用到實際當中去，而且我還學會了如何去培養(yǎng)我們的創(chuàng)新精神，從而不斷地戰(zhàn)勝自己，超越自己。創(chuàng)新可以是在原有的基礎上進行改進，使之功能不斷完善，成為真己的東西。</p><p><b>　　參考文獻：</b></p><

61、;p>　　[1].高永仁. PCI總線接口卡軟硬件的設計方法[J ] .電工技術 ,2005 (10) :27 - 28.</p><p>　　[2].南京沁恒電子. CH365 使用說明書及擴展說明[Z] .南京:南京沁恒電子 ,2003.</p><p>　　[3].普林德克著,陳逸譯. PC接口技術內幕[M]. 北京：高等教育出版社. 2002.07</p>

62、<p>　　[4] CH365芯片.南京恒沁電子有限公司. http://wch.cn/</p><p>　　[5].徐文祥 ,羅正全.基于CH365 的 PCI通信卡設計[J ] .現(xiàn)代電子技術 ,2006 ,29 (2) :118 - 120.</p><p>　　[6] 談世哲.Protel DXP 2004電路設計基礎與典型范例[M].第1版.北京：電子工業(yè)出版社.20