ic課程設(shè)計(jì)---電流型運(yùn)算放大器的設(shè)計(jì)

1、<p><b>　　IC課程設(shè)計(jì)報(bào)告</b></p><p>　　題 目： 電流型運(yùn)算放大器的設(shè)計(jì) </p><p>　　編 號： （10） </p><p>　　班 級： </p><p>　　學(xué) 號：

2、 </p><p>　　姓 名： </p><p><b>　　摘 要</b></p><p>　　本文主要介紹了利用MOS管及基本器件搭建電流型運(yùn)算放大器的整體設(shè)計(jì)流程，從原理分析到實(shí)際手工計(jì)算，同時(shí)對設(shè)計(jì)電路進(jìn)行了詳盡的仿真分析，并對主要的

3、性能指標(biāo)（直流工作點(diǎn)，增益帶寬積，開環(huán)增益，靜態(tài)電流）進(jìn)行了系統(tǒng)化的分析和驗(yàn)證。文中詳細(xì)說明了在設(shè)計(jì)過程中所遇到問題的解決方案，計(jì)算過程，軟件使用及Hspice仿真代碼的解釋。</p><p>　　關(guān)鍵詞：電流型 運(yùn)算放大器 直流工作點(diǎn) 增益帶寬積 開環(huán)增益 靜態(tài)電流 Hspice Abstract</p><p>　　This p

4、aper mainly introduced the use of MOS pipe and basic device set up current model of operational amplifier overall design process, from theory analysis to the actual manual calculation, and the circuit design for a detail

5、ed simulation analysis, and the main performance index (DC Operating Point , GBW， open-loop gain, static current) the systematic analysis and verification. This paper details in the design process of the solution of the

6、problem, the calculation process, the software use and</p><p>　　Key words: current model operational amplifier DC Operating Point GBW open-loop gain static current Hspcie</p><p><b>　

7、　目 錄</b></p><p>　　摘要...................................................................................................II</p><p>　　AbstractIII</p><p>　　1課題背景及分析1</p&g

8、t;<p>　　1.1課題內(nèi)容與要求1</p><p>　　1.1.1課題內(nèi)容1</p><p>　　1.1.2課程設(shè)計(jì)的統(tǒng)一要求2</p><p>　　1.2設(shè)計(jì)背景2</p><p>　　1.2.1背景調(diào)查2</p><p>　　1.2.2 基礎(chǔ)原理3</p>&

9、lt;p>　　1.2.2輸出特性曲線：4</p><p>　　1.3合作與分工4</p><p><b>　　2 設(shè)計(jì)過程5</b></p><p>　　2.1電路設(shè)計(jì)5</p><p>　　2.1.1結(jié)構(gòu)模型5</p><p>　　2.1.1整體規(guī)劃6</p&

10、gt;<p>　　2.2電路設(shè)計(jì)8</p><p>　　2.2.1電路圖如下圖所示8</p><p>　　2.2.2 元件參數(shù)設(shè)置8</p><p>　　2.2.3 輸入電阻的確定11</p><p>　　2.2.4輸出電阻Ro的確定12</p><p>　　2.2.5反饋電阻Rf和源

11、電阻Rs的確定14</p><p>　　2.2.6參數(shù)列表15</p><p>　　2.3 結(jié)果指標(biāo)計(jì)算與驗(yàn)證15</p><p>　　2.3.1開環(huán)增益大于65dB歐姆16</p><p>　　2.3.2帶寬大于5MHz16</p><p>　　2.3.2轉(zhuǎn)換速率大于60V/us16</p&g

12、t;<p>　　2.3.3靜態(tài)電流小于1.5mA16</p><p>　　2.4 參數(shù)調(diào)整17</p><p><b>　　3仿真過程18</b></p><p>　　3.1原始數(shù)據(jù)初次仿真結(jié)果18</p><p>　　3.2參數(shù)調(diào)整及計(jì)算19</p><p>　

13、　4設(shè)計(jì)結(jié)果討論與分析22</p><p>　　4.1設(shè)計(jì)指標(biāo)、計(jì)算結(jié)果、仿真結(jié)果對比22</p><p>　　5實(shí)驗(yàn)心得與體會24</p><p><b>　　6參考文獻(xiàn)26</b></p><p><b>　　課題背景及分析</b></p><p><

14、;b>　　課題內(nèi)容與要求</b></p><p><b>　　課題內(nèi)容</b></p><p>　　題目10：電流型運(yùn)算放大器的設(shè)計(jì)</p><p>　　電流型運(yùn)算放大器是一種對電流信號進(jìn)行放大的電路，相對于電壓型運(yùn)算放大器，它具有更快的速度和更大的輸入噪聲。本題目的要求是設(shè)計(jì)一款電流型運(yùn)算放大器，在5V電源電壓條件下，其性能

15、盡可能滿足如下指標(biāo)：</p><p>　　1. 開環(huán)增益大于65dB歐姆；</p><p>　　2. 帶寬大于5MHz；</p><p>　　3. 轉(zhuǎn)換速率大于60V/us；</p><p>　　4. 靜態(tài)電流小于1.5mA。</p><p><b>　　設(shè)計(jì)要求如下：</b></p>

16、<p>　　1. 設(shè)計(jì)合適的電路架構(gòu)，完成器件尺寸的設(shè)計(jì)與計(jì)算；</p><p>　　2. 計(jì)算輸出電阻電容值；</p><p>　　3. 通過Hspice仿真軟件對設(shè)計(jì)進(jìn)行驗(yàn)證；</p><p>　　4. 如果有部分參數(shù)指標(biāo)不能達(dá)到要求，請說明原因，并提出、驗(yàn)證更優(yōu)方案。</p><p><b>　　課程設(shè)計(jì)的統(tǒng)一要

17、求</b></p><p>　　2.1課程設(shè)計(jì)報(bào)告的模板為《華中科技大學(xué)本科畢業(yè)設(shè)計(jì)論文模板》。必須包括：中文摘要、關(guān)鍵詞、Abstract、Key Words、目錄、正文、致謝、參考文獻(xiàn)。可以將部分代碼或者網(wǎng)表放在論文的附錄中。 </p><p>　　2.2正文一般要求：題目的理解和介紹，理論推導(dǎo)和計(jì)算，仿真和研制結(jié)果，結(jié)論。另外加上一章《心得體會》，給出課程設(shè)計(jì)中的酸甜苦辣

18、和心得體會，以及個(gè)人在該項(xiàng)目組中承擔(dān)的工作、工作量百分比。 </p><p>　　2.3 對于數(shù)字IC的題目，正文應(yīng)包括：題目要求及理解、系統(tǒng)設(shè)計(jì)（得到系統(tǒng)框圖和各模塊的設(shè)計(jì)規(guī)格）、模塊設(shè)計(jì)（要求、過程、仿真、仿真結(jié)果分析）、整體電路仿真和綜合、源代碼和注釋、結(jié)論及討論、心得體會。 </p><p>　　2.4對于模擬IC的題目，正文應(yīng)包括：題目要求及理解、系統(tǒng)設(shè)計(jì)、模塊設(shè)計(jì)（電路結(jié)構(gòu)、電

19、路參數(shù)的手工推導(dǎo)、電路指標(biāo)的手工驗(yàn)證）、電路仿真（含模塊仿真和系統(tǒng)仿真，包括仿真電路圖、帶注釋的仿真網(wǎng)表、仿真波形及分析）、結(jié)論及討論、心得體會。 </p><p>　　2.5強(qiáng)烈要求有組內(nèi)分工，并從課程設(shè)計(jì)報(bào)告中得到體現(xiàn)。個(gè)人完成的工作詳寫，組內(nèi)其他人完成的工作略寫。完全相同或稍有區(qū)別的論文分?jǐn)?shù)不會很高。</p><p><b>　　設(shè)計(jì)背景</b></p&g

20、t;<p><b>　　背景調(diào)查</b></p><p>　　電流型運(yùn)算放大器具有負(fù)輸入端低阻、驅(qū)動(dòng)能力強(qiáng)、電壓擺率高、工作帶寬寬等特點(diǎn)，主要用于視頻信號處理、HDTV系統(tǒng)，以及驅(qū)動(dòng)A/D、D/A轉(zhuǎn)換器等，具有驅(qū)動(dòng)能力強(qiáng)、工作頻率高、工作頻帶寬等特點(diǎn)。電流型運(yùn)算放大器是一種較新的運(yùn)算放大器結(jié)構(gòu)。隨著電子技術(shù)的高速發(fā)展，運(yùn)算放大器在電壓型結(jié)構(gòu)的基礎(chǔ)上發(fā)展出差分結(jié)構(gòu)和電流型結(jié)構(gòu)。&

21、lt;/p><p>　　由于電壓運(yùn)算放大器受信號傳遞方式的限制，在工作速度和頻率方面不能滿足高速系統(tǒng)的需求。采用電流模技術(shù)設(shè)計(jì)和制造的電流型運(yùn)算放大器在工作速度、精度、帶寬和線性度方面均獲得很高性能。電壓運(yùn)算放大器輸出電壓與同相輸入端和反相輸入端電位差有關(guān)，動(dòng)態(tài)特性受增益帶寬積與轉(zhuǎn)換速率影響。電流型運(yùn)放以電流為輸入信號，電壓為輸出信號，強(qiáng)調(diào)電流模運(yùn)算，寄生節(jié)點(diǎn)電容影響小速率快。</p><p>

22、;　　1.2.2 基礎(chǔ)原理</p><p>　　本次設(shè)計(jì)主要采用MOS管搭建基礎(chǔ)電路，故有必要在設(shè)計(jì)前，對單管的設(shè)計(jì)參數(shù)進(jìn)行一定的計(jì)算分析，這樣既可以更加靈活的掌握MOS管的特性，又可以積極有效的應(yīng)用各項(xiàng)參數(shù)：</p><p>　　2.1單管的主要參數(shù)：</p><p>　?、匍_啟電壓VT:VT是增強(qiáng)型MOS管的參數(shù)。當(dāng)υDS為某以固定值使iD等于一個(gè)微小電流時(shí)，

23、柵源間的電壓。（本次設(shè)計(jì)電路所用到的均為增強(qiáng)型MOS管）</p><p><b>　?、谳敵鲭娮鑢o：</b></p><p>　　ro== 【此公式第二個(gè)等號之后僅適用NMOS】</p><p>　?、蹔A斷電壓VP:VP是耗盡型MOS管的參數(shù)。當(dāng)υDS為某以固定值使iD等于一個(gè)微小電流時(shí)，柵源間的電壓。（本次設(shè)計(jì)未用到耗盡型MOS管）

24、</p><p><b>　?、艿皖l互導(dǎo)gm:</b></p><p>　　gm==2Kn'(-)= 【=】</p><p>　　2.2Sah--薩支唐方程：</p><p>　?、賹τ贜MOS飽和區(qū)：</p><p>　　【考慮了溝長調(diào)制效應(yīng)】</p><p>

25、;　?、趯τ赑MOS飽和區(qū)</p><p><b>　　輸出特性曲線：</b></p><p>　?。?）增強(qiáng)型輸出特性曲線</p><p>　　尤其應(yīng)該注意的是MOS管的工作范圍，我們要求的是讓MOS管工作在飽和區(qū)，即。我們需要的即是這個(gè)工作范圍。</p><p><b>　　合作與分工</b>&

26、lt;/p><p>　　電路設(shè)計(jì)與計(jì)算過程：XXX</p><p>　　電路仿真過程：XXX</p><p>　　參數(shù)調(diào)整與確定：XXX</p><p><b>　　設(shè)計(jì)過程</b></p><p><b>　　電路設(shè)計(jì)</b></p><p><b

27、>　　結(jié)構(gòu)模型</b></p><p><b>　　1.理想結(jié)構(gòu)模型</b></p><p>　　理想電流型運(yùn)放結(jié)構(gòu)模型</p><p>　　2 輸入輸出級相關(guān)知識</p><p><b>　　輸出級設(shè)計(jì)電路：</b></p><p><b>　　

28、輸出結(jié)構(gòu)</b></p><p>　　一般情況下，輸出采用共漏輸出級，如上圖所示。</p><p><b>　　輸入結(jié)構(gòu)</b></p><p>　　這是一個(gè)互補(bǔ)的輸入結(jié)構(gòu)，它由一個(gè)PMOS管和一個(gè)CMOS管組成，這樣互補(bǔ)的結(jié)構(gòu)有利于提高整個(gè)電路的性能</p><p><b>　　整體規(guī)劃</

29、b></p><p><b>　　1 閉環(huán)增益</b></p><p><b>　　假設(shè)：</b></p><p><b>　　B設(shè)定在10左右</b></p><p>　　B*Rf>>RiB*Rs>>Ri</p><p&g

30、t;　　Ro>>Rf>>Rs</p><p>　　上圖為閉環(huán)模型的等效電路，我們可以得出：</p><p><b>　　由此可以得出：</b></p><p><b>　　上式化簡為：</b></p><p>　　則可以求出低頻增益為：</p><p>

31、;<b>　　2 輸出阻抗</b></p><p>　　將輸入接地（輸入為電壓源，電壓源短路），因此可以近似列出下式：</p><p><b>　　得到：</b></p><p>　　這樣閉環(huán)的帶寬就是：</p><p><b>　　電路設(shè)計(jì)</b></p>&

32、lt;p><b>　　電路圖如下圖所示</b></p><p>　　2.2.2 元件參數(shù)設(shè)置</p><p><b>　　1確定電流</b></p><p><b>　　由于轉(zhuǎn)換速率：</b></p><p>　　本次實(shí)驗(yàn)要求的是SR>65V/us，設(shè)CL=10p

33、F，所以輸出電流（即最右邊的四個(gè)管子）Io>650uA，設(shè)定為800uA</p><p>　　設(shè)定IBA、IBB為100uA，則電路圖右半部分已經(jīng)消耗1000uA</p><p>　　題目要求靜態(tài)電流IQ<1.5mA，IB< =300uA</p><p>　　因?yàn)榧僭O(shè)B= 在10左右，所以我們選擇IB=100uA，則B=8</p>&

34、lt;p>　　所有管子的電流都確定了：左邊六個(gè)管子電流是IB=100uA，中間兩個(gè)是IBA=IBB=100uA，最右邊四個(gè)是IB*B=800uA</p><p><b>　　2 確定寬長比</b></p><p>　?。?）過驅(qū)動(dòng)電壓的設(shè)置</p><p>　　過驅(qū)動(dòng)電壓Vgs-Vt設(shè)置如下： </p><p>

35、　　（2） MOS管長的確定</p><p>　　這里為了簡單起見，我們選擇長度都為1um。</p><p>　?。?）MOS管子寬度的確定</p><p><b>　　則由公式：</b></p><p>　　上面考慮了溝道調(diào)制效應(yīng)，由于在計(jì)算中值非常小，在這里忽略溝道調(diào)制效應(yīng)，則可得出：</p><

36、p>　　可算出所有管子的寬度（結(jié)果此處略，數(shù)據(jù)見后面）</p><p><b>　　一些有用數(shù)據(jù)：</b></p><p>　　模型：N_50_MM（NMOS）</p><p>　　閾值電壓Vth0=0.588 V；(會隨著寬長比變化而變化，而且變化可能比較大，精確值要看.lis文件中的region部分)</p><p

37、>　　遷移率u0=447 cm*cm/v/s；</p><p>　　Cj=7.95e-4 F/m*m；</p><p>　　Cjsw=2.27e-10 F/m；</p><p>　　測出Kn大約為：（與W關(guān)系不是很顯著，W每變化十倍，Kn變化基本在2以內(nèi)）</p><p>　　LKn(uA/V*V)</p><p

38、><b>　　0.5140</b></p><p><b>　　1 120</b></p><p><b>　　5 100</b></p><p>　　測出厄利電壓：（與W相關(guān)度不大）</p><p><b>　　LVEn</b&g

39、t;</p><p><b>　　0.5u5V</b></p><p><b>　　1u14V</b></p><p><b>　　5u60V</b></p><p>　　這樣輸出電阻就為：ro=VEn/IDS</p><p>　　由于刪氧化

40、層厚度為tox=12.5 nm，氧化層的介電常數(shù)可以查到（自己查）可以估算出：（與拉扎維書上的有點(diǎn)不一樣，這里是近似計(jì)算）；</p><p>　　模型：P_50_MM（PMOS）</p><p>　　閾值電壓Vth0=0.662 V；(會隨著寬長比變化而變化，而且變化可能比較大，精確值要看.lis文件中的region部分)</p><p>　　遷移率u0=149cm

41、*cm/v/s；</p><p>　　Cj=1.01e-3 F/m*m；</p><p>　　Cjsw=2.11e-10 F/m；</p><p>　　測出Kp大約為：（與W關(guān)系不是很顯著，W每變化十倍，Kp變化基本在2以內(nèi)）</p><p>　　LKp(uA/V*V)</p><p><b>　　0.5

42、40</b></p><p><b>　　1 36</b></p><p><b>　　5 34</b></p><p>　　測出厄利電壓：(與W關(guān)系不大)</p><p><b>　　LVEp</b></p><p&

43、gt;　　0.5u4.5V</p><p><b>　　1u10.5V</b></p><p><b>　　5u50V</b></p><p>　　這樣輸出電阻就為：ro=VEp/IDS</p><p>　　由于刪氧化層厚度為tox=12.5 nm，可以估算出：</p>&

44、lt;p><b>　?。?lt;/b></p><p>　　2.2.3 輸入電阻的確定</p><p>　　輸入電阻Ri由以下四個(gè)管子確定：</p><p><b>　　由于：</b></p><p><b>　　所以：</b></p><p>　　=2

45、×100uA÷0.2V=1×10-3T</p><p>　　在這里，Ids都等于100 uA，Vgs-Vt均設(shè)置為0.2V，所以：</p><p><b>　　=1kΩ</b></p><p><b>　　輸入電阻為：</b></p><p><b>　　=1

46、kΩ</b></p><p><b>　　輸出電阻Ro的確定</b></p><p>　　首先將輸出的六個(gè)管子分為兩部分（N管組成的下半部分和P管組成的上半部分），考慮下半部分，并等效為小信號模型：</p><p><b>　　可以列出方程：</b></p><p>　　由以上公式可以得

47、到：</p><p>　　這個(gè)式子表示的是下半部分的輸出電阻，而整個(gè)部分的輸出電阻由兩部分組成，所以開環(huán)輸出電阻為：</p><p><b>　　根據(jù)公式可求出：</b></p><p>　　gmn1 =2×100uA÷0.2V=1×10-3 T </p><p>　　gmn2 =2&#

48、215;800uA÷0.4V=4×10-3 T </p><p>　　gmp1 =2×100uA÷0.2V=1×10-3 T </p><p>　　gmp2=2×800uA÷0.4V=4×10-3 T</p><p>　　由于厄利電壓：（與W相關(guān)度不大）</p><p

49、>　　NMOS: </p><p>　　L VEn </p><p>　　0.5u 5V </p><p>　　1u 14V <

50、/p><p>　　5u 60V </p><p><b>　　PMOS:</b></p><p><b>　　L VEp</b></p><p>　　0.5u4.5V</p><p>　　1u 10.5

51、V</p><p>　　5u 50V</p><p>　　這里，由于選取的長度為1um,則厄利電壓為：</p><p>　　應(yīng)分別選取 N管：14V , P管：10.5V</p><p>　　輸出電阻就為：ro=VEp/IDS</p><p>　　Romn4=VEn/IDS=14V/100uA=140K&

52、lt;/p><p>　　Romn5=VEn/IDS=14V/800uA=17.5K</p><p>　　Romn6=VEn/IDS=14V/800uA=17.5K</p><p>　　Romp4=VEp/IDS=10.5V/100uA=105K</p><p>　　Romp5=VEp/IDS=10.5V/800uA=13.125K</p&g

53、t;<p>　　Romp6=VEp/IDS=10.5V/00uA=13.125K</p><p><b>　　則算得：</b></p><p>　　= (1×10-3 T×140K×4×10-3×17.5K×17.5K)//(1×10-3 T×105K×4×

54、;10-3 ×13.125K×13.125K )</p><p><b>　　=50.9MΩ</b></p><p>　　反饋電阻Rf和源電阻Rs的確定</p><p><b>　　由于假設(shè)：</b></p><p>　　B*Rf>>RiB*Rs>>Ri

55、</p><p>　　Ro>>Rf>>Rs</p><p>　　B=8，則可以確定Ri、Ro的值。</p><p>　　由于：8Rf>>1k8Rs>>1k</p><p>　　50.9M>>Rf>>Rs</p><p><b>　　又因

56、為：</b></p><p>　　課設(shè)題目要求增益大于65dB，也就是1778</p><p>　　我們設(shè)置Rs=1k，Rf=2.5M</p><p><b>　　2.2.6參數(shù)列表</b></p><p>　　到此，所有電路中所需的參數(shù)和數(shù)據(jù)都已經(jīng)計(jì)算出來了，初步計(jì)算的參數(shù)設(shè)置表如下</p>

57、<p>　　MOUS管參數(shù)設(shè)定:</p><p>　　Kn =120 </p><p>　　Kp=36 </p><p><b>　　其他參數(shù)設(shè)定：</b></p><p>　　Rf=2.5k Rs=1k </p><p>　　IB=100uA

58、 IBA=IBB=100uA</p><p>　　VDD=5V CL=10pF</p><p>　　Rin=1k Rout=50.9M</p><p><b>　　Io=800uA</b></p><p>　　2.3 結(jié)果指標(biāo)計(jì)算與驗(yàn)證</p><p>　　

59、開環(huán)增益大于65dB歐姆</p><p><b>　　低頻增益為</b></p><p>　　由 =2500>65dB</p><p><b>　　符合要求</b></p><p><b>　　帶寬大于5MHz</b></p><p>　　增益等于

60、5000,所以增益帶寬積為45.83MHZ>5MHZ</p><p><b>　　符合要求</b></p><p>　　轉(zhuǎn)換速率大于60V/us</p><p>　　=800uA÷10pf</p><p><b>　　=80V/us</b></p><p>&

61、lt;b>　　符合要求</b></p><p>　　靜態(tài)電流小于1.5mA</p><p><b>　　靜態(tài)電流</b></p><p>　　IQ=2IB+IBA+IBB+Io=200uA+100uA+100uA+800uA=1.2mA<1.5mA</p><p><b>　　符合要求&

62、lt;/b></p><p><b>　　2.4 參數(shù)調(diào)整</b></p><p>　　經(jīng)過仿真后發(fā)現(xiàn)部分?jǐn)?shù)據(jù)不滿足要求，所以調(diào)整了部分參數(shù)，經(jīng)過多次調(diào)整發(fā)現(xiàn)發(fā)現(xiàn)mp1和mp6對管子的影響很大很大，些微改變就對放大倍速有很大的影響，我們希望盡可能少地調(diào)整參數(shù)，因此只調(diào)整了MP6的寬長比，將寬度調(diào)整為130，然后發(fā)現(xiàn)仿真結(jié)果好了很多。其實(shí)中間也調(diào)整了Rf，只是R

63、f從始至終用的是調(diào)整后的值，所以并不是仿真后調(diào)的參數(shù)。</p><p>　　仿真后MOUS管參數(shù)調(diào)整為：</p><p>　　其他電阻電流等參數(shù)未作改動(dòng)</p><p><b>　　仿真過程</b></p><p>　　原始數(shù)據(jù)初次仿真結(jié)果</p><p>　　同組成員根據(jù)我計(jì)算的參數(shù)進(jìn)行了仿真，

64、仿真結(jié)果如下圖所示</p><p>　　由上圖可以看到，最大放大倍速僅為120，轉(zhuǎn)換成增益為下圖所示的增益為40db，未能達(dá)到要求，在此情況下有帶寬為：GBW=93k*120=1.116MHz＜5 MHz，不合適</p><p>　　如上圖求轉(zhuǎn)換數(shù)率，有轉(zhuǎn)換速率SR=4.98v/0.04e-6s=124.5v/us＞60v/us ，滿足條件所需。</p><p>&

65、lt;b>　　參數(shù)調(diào)整及計(jì)算</b></p><p>　　開始調(diào)試，改變mp6管子寬度 變?yōu)?30，有放大倍速顯著增大，如下：</p><p>　　放大倍速接近1800，即為所需要的65db ，但仍然有一點(diǎn)缺口。此時(shí)增大RF 電阻值為5MEG，仿真得到如下圖形：</p><p>　　此時(shí)有增益為Av=3500,轉(zhuǎn)化為分貝為70.8db＞65db，滿

66、足要求，帶寬積GBW=3500*11.5k=40.25MHz＞5MHz，滿足要求。對于轉(zhuǎn)換速率，如下圖，有SR=4.98V/0.04us=124.5v/us.滿足設(shè)計(jì)要求。</p><p>　　截取mosfet部分仿真結(jié)果如下：</p><p>　　**** mosfets</p><p>　　subckt

67、 </p><p>　　element 0:mp1 0:mn1 0:mp2 0:mp3 0:mn2 0:mn3 </p><p>　　id -103.8117u 102.9278u -102.9278u -100.0000u 103.8117u 100.0000u</p&g

68、t;<p>　　subckt </p><p>　　element 0:mp4 0:mn4 0:mp5 0:mn5 0:mp6 0:mn6 </p><p>　　id -409.6529u 409.6847

69、u -409.6529u 409.6847u -100.0000u 100.0000u</p><p>　　分析靜態(tài)電流如下為：Imn1+ Imn3+ Imn4+2Ib+IBA+IBB=102.9278uA+100uA+409.6847uA+200uA+100uA+100uA=1.01mA＜1.5mA 滿足條件。即有增益為 70.8db＞65db，帶寬積為40.25MHz＞5MHz 轉(zhuǎn)換速率SR=124.5v

70、/us＞60v/us.靜態(tài)電流為1.01mA＜1.5mA 滿足條件，題目所需要的要求全部達(dá)到。</p><p><b>　　設(shè)計(jì)結(jié)果討論與分析</b></p><p>　　設(shè)計(jì)指標(biāo)、計(jì)算結(jié)果、仿真結(jié)果對比</p><p>　　從以上的結(jié)果對比中可以看到,計(jì)算結(jié)果以及最后仿真的結(jié)果都是滿足題目要求的,基本相差不大，并且與題目所需要的條件之間有一定

71、的寬裕量,完全符合題目要求。同時(shí)，在仿真的過程中發(fā)現(xiàn)mp1和mp6對管子的影響很大很大，些微改變就對放大倍速有很大的影響，而轉(zhuǎn)換速率，對于一個(gè)電路，當(dāng)連接好器件之后基本沒有任何變化，如本電路一直是124.5v/us。但是,與實(shí)際上的仿真結(jié)果之間有著不小的差別,經(jīng)過討論分析,有這兩大原因:</p><p>　　1: 在進(jìn)行單管分析時(shí),對于很多小電流,以及邊緣效應(yīng)都忽略了它們對管子的性能的影響,但是當(dāng)很多管子級聯(lián)時(shí)

72、(如題有6管子連接)，管子之間這種細(xì)小的誤差都會被放大，例如將mp1的寬度設(shè)置由34.7u變?yōu)?6u時(shí)，有如下仿真放大倍速輸出比輸入的值只為原來的1%，這個(gè)值的改變很巨大，同樣對mp6的值做改變，也有很大的變化，這是因?yàn)楦淖兞斯茏拥墓ぷ鲄^(qū)間（在后面級單管影響小，不可能會如此影響），同時(shí)，對于很多參數(shù)進(jìn)行計(jì)算時(shí)，并不是嚴(yán)格的的等號，而是取的近似值，本身就會有著一定的誤差，如對增益進(jìn)行計(jì)算時(shí)候，近似為了RF/Rs，就會產(chǎn)生誤差。</

73、p><p>　　2：對于管子，在不同條件下，很多參數(shù)會發(fā)生變化，當(dāng)連接在一起的時(shí)候，就會互相影響，而不是計(jì)算時(shí)候的不變值，這也會產(chǎn)生一定的誤差，例如在單管仿真的時(shí)候，給定不同的電流，管子的溝道調(diào)制參數(shù)會自動(dòng)發(fā)生些微的變化。</p><p><b>　　實(shí)驗(yàn)心得與體會</b></p><p>　　本次IC課程設(shè)計(jì)終于結(jié)束，此次課設(shè)由我和XX同學(xué)共同完

74、成，我負(fù)責(zé)了所有的設(shè)計(jì)以及參數(shù)計(jì)算部分，參數(shù)修改過程是共同完成的，這次課設(shè)毫無例外又讓我學(xué)到好多東西，不僅是關(guān)于學(xué)術(shù)的，還有合作方面的。</p><p>　　大二下我們學(xué)習(xí)過《模擬電子技術(shù)基礎(chǔ)》和《微電子器件與IC設(shè)計(jì)基礎(chǔ)》這兩門課程的理論知識了，但是對于實(shí)踐方面的知識一無所知。因?yàn)橛羞@門課程設(shè)計(jì)，我們學(xué)會并學(xué)著將理論知識與實(shí)踐相結(jié)合起來。在這次課程設(shè)計(jì)中，我覺得很重要的一點(diǎn)就是在時(shí)間安排，計(jì)劃分工，團(tuán)結(jié)合作。記

75、得剛開始分配到課題的時(shí)候基本上什么都不懂，只知道自己負(fù)責(zé)的大概是電流型運(yùn)放的方向，但是具體的卻不知道如何下手，不知道從哪個(gè)點(diǎn)切入。在網(wǎng)上搜了很多資料，由于電流型運(yùn)放是一種較新的運(yùn)算放大器結(jié)構(gòu)，所以搜到的資料是有限的同時(shí)也是寶貴的。我們查找找到的更多是電壓型運(yùn)放的相關(guān)資料，這樣就更顯示出電流型運(yùn)放的新穎性和必要性了，我們不斷地通過對比分析明白了兩種運(yùn)放的區(qū)別和聯(lián)系，這樣有助于我們以后的設(shè)計(jì)與計(jì)算仿真。</p><p&g

76、t;　　關(guān)于設(shè)計(jì)電路這塊，其實(shí)剛開始發(fā)現(xiàn)網(wǎng)上查找到的資料是有限的，并且其中大部分的CMOS電路包括很多塊，輸入緩沖級、反相輸入端、中間電流鏡、輸出緩沖、電路補(bǔ)償?shù)鹊鹊?，這種電路復(fù)雜全面并且實(shí)用性強(qiáng)但是不適合做課設(shè)研究，所以關(guān)于在看了很多輔導(dǎo)書和資料之后我們自己設(shè)計(jì)了一個(gè)電路，但是由于自身水平有限，導(dǎo)致在后面的計(jì)算與仿真過程中出現(xiàn)了一些錯(cuò)誤，很多參數(shù)無法滿足性能指標(biāo)，最終權(quán)衡考慮，還是決定采用老師給的模板電路，根據(jù)要求重新計(jì)算調(diào)整所有的參

77、數(shù)以及數(shù)據(jù)。所以，電路的確定讓我們發(fā)現(xiàn)關(guān)于IC關(guān)于CMOS我們學(xué)到的很少，IC知識的海洋浩瀚無比，還有很多方面等著我們?nèi)W(xué)習(xí)開發(fā)。真的，這是本次課設(shè)給我最深的感觸之一。</p><p>　　確定了電路之后就順利多了，參數(shù)計(jì)算、數(shù)據(jù)確定運(yùn)用的公式推導(dǎo)比較多，雖然瑣碎復(fù)雜但都沒出現(xiàn)大的問題。這一板塊是我負(fù)責(zé)的，它主要就是一些模電和IC知識的應(yīng)用，但是涵蓋的內(nèi)容有點(diǎn)多，需要認(rèn)真謹(jǐn)慎，總的來說就是深入淺出，深入每個(gè)原理每

78、個(gè)內(nèi)容，用最簡潔的方式計(jì)算顯示出來。</p><p>　　中間印象最深的是參數(shù)的調(diào)整方面。同組隊(duì)員根據(jù)我算的數(shù)據(jù)進(jìn)行了仿真，但是發(fā)現(xiàn)仿真結(jié)果與初步計(jì)算的數(shù)據(jù)相差較大，于是我們又對參數(shù)進(jìn)行了適當(dāng)?shù)母倪M(jìn)，調(diào)整了Rf和MOS管MP6的值，第二次仿真便滿足了要求。我覺得非常不解，為什么兩者的部分指標(biāo)相差實(shí)在太遠(yuǎn)，然后我們對其中參數(shù)計(jì)算與仿真結(jié)果不一致的原因進(jìn)行了討論探討。詢問過助教和同學(xué)，才明白其實(shí)各種公式本身都帶有誤差

79、，在多各項(xiàng)相乘后手工計(jì)算的結(jié)果就偏差很大，再加上電腦和人工完全不同的計(jì)算方式，使得結(jié)果出現(xiàn)預(yù)料不到的偏差。雖然仿真出來的指標(biāo)和我計(jì)算的有一定的差別，不過這正體現(xiàn)了理論和實(shí)際的差別，也就是這樣才體現(xiàn)出了課設(shè)的意義，讓我們明白理論與實(shí)際應(yīng)用的真正區(qū)別。</p><p>　　這次課設(shè)告一段落，但我明顯覺得要學(xué)習(xí)的東西還有很多很多，例如前面提到的電路的設(shè)計(jì)，還有同組隊(duì)員Hspice的應(yīng)用已經(jīng)很熟練而我卻不怎么會?，F(xiàn)在真心

80、覺得Hspice是一款強(qiáng)大的軟件，不僅IC課設(shè)有用，在平時(shí)的實(shí)驗(yàn)和學(xué)習(xí)中也有很大的用處，所以我打算利用課余時(shí)間再好好學(xué)習(xí)一下這款軟件?？傊?，課設(shè)中我學(xué)到了很多東西，同時(shí)發(fā)現(xiàn)有更多的東西需要去學(xué)習(xí)鉆研。</p><p>　　最后，感謝一下隊(duì)友的付出和老師以及助教的培養(yǎng)。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　畢查德-拉

81、扎維，模擬CMOS集成電路設(shè)計(jì)（Design of Analog CMOS Integrated Circuits），西安：西安交通大學(xué)出版社，2002。</p><p>　　Willy M.C.Sansen著，模擬集成電路設(shè)計(jì)精粹，北京：清華大學(xué)出版社，2008.3。</p><p>　　康華光，電子技術(shù)基礎(chǔ)（模擬部分），北京：高等教育出版社，2006。</p><p

82、>　　羅廣孝，CMOS 模擬集成電路設(shè)計(jì)與仿真，保定：華北電力大學(xué)出版社，2007。</p><p>　　劉剛 雷鑑銘 高俊雄 陳濤，微電子器件與IC設(shè)計(jì)基礎(chǔ)，北京：科學(xué)出版社，2005</p><p>　　謝長焱 何怡剛，低電壓全擺幅恒跨導(dǎo) CMOS 運(yùn)算放大器的設(shè)計(jì)，吉首大學(xué)學(xué)報(bào)，2006，27（5）</p><p>　　何紅松, CMOS兩級運(yùn)算放大器