畢業(yè)論文---基于fpga的ddc的設(shè)計(jì)與實(shí)現(xiàn)

1、<p><b>　　2010屆畢業(yè)生</b></p><p><b>　　畢業(yè)論文</b></p><p>　　題 目: 基于FPGA的DDC的設(shè)計(jì)與實(shí)現(xiàn)</p><p>　　院系名稱： 專業(yè)班級(jí)： 電信 </p><p>　　學(xué)生姓名：

2、 學(xué) 號(hào)： </p><p>　　指導(dǎo)教師： 教師職稱： 教授 </p><p>　　2010年6月2 日</p><p><b>　　目 錄</b></p><p><b>　　摘 要

3、I</b></p><p>　　AbstractII</p><p><b>　　第一章 緒論1</b></p><p>　　1.1 軟件無(wú)線電概述1</p><p>　　1.1.1 無(wú)線通信國(guó)內(nèi)外發(fā)展現(xiàn)狀1</p><p>　　1.1.2 軟件無(wú)線電概念的提出2</

4、p><p>　　1.2 數(shù)字下變頻技術(shù)的應(yīng)用與發(fā)展3</p><p>　　1.2.1 數(shù)字下變頻技術(shù)的應(yīng)用及發(fā)展3</p><p>　　1.2.2 FPGA在數(shù)字下變頻領(lǐng)域的應(yīng)用3</p><p>　　1.3本論文的內(nèi)容安排4</p><p>　　第二章 數(shù)字下變頻技術(shù)理論基礎(chǔ)5</p><

5、p>　　2.1 數(shù)字下變頻理論概述5</p><p>　　2.1.1 數(shù)字混頻正交變換理論5</p><p>　　2.1.2 數(shù)字下變頻原理7</p><p>　　2.1.3 影響數(shù)字下變頻器性能的主要因素7</p><p>　　2.2 多速率數(shù)字信號(hào)處理8</p><p>　　2.1.1 整數(shù)倍抽取和

6、內(nèi)插8</p><p>　　2.3 高效數(shù)字濾波10</p><p>　　2.3.1 積分梳狀濾波器基本理論10</p><p>　　2.3.2 半帶濾波器的基本理論12</p><p>　　2.4 數(shù)控振蕩器NCO中采用的CORDIC算法13</p><p>　　第三章 數(shù)字下變頻器的設(shè)計(jì)16</p

7、><p>　　3.1 基于FPGA的數(shù)字下變頻設(shè)計(jì)原理16</p><p>　　3.1.1 數(shù)控振蕩器NCO的設(shè)計(jì)16</p><p>　　3.1.2 CIC抽取濾波器的設(shè)計(jì)18</p><p>　　3.1.3 HB濾波器的設(shè)計(jì)20</p><p>　　3.1.4 FIR整形濾波器的設(shè)計(jì)20</p>

8、<p>　　第四章 數(shù)字下變頻器各部分的仿真實(shí)現(xiàn)22</p><p>　　4.1 NCO的FPGA仿真結(jié)果22</p><p>　　4.2 五級(jí)級(jí)聯(lián)CIC抽取濾波器FPGA的仿真結(jié)果22</p><p>　　4.3 半帶濾波器的FPGA仿真結(jié)果23</p><p>　　4.4 FIR整形濾波器FPGA仿真結(jié)果23<

9、/p><p><b>　　結(jié) 論25</b></p><p><b>　　參考文獻(xiàn)26</b></p><p><b>　　致 謝36</b></p><p><b>　　附 錄28</b></p><p><b&g

10、t;　　摘 要</b></p><p>　　軟件無(wú)線電的核心思想是在通用的硬件平臺(tái)上加載不同的通信軟件，以實(shí)現(xiàn)不同通信方式之間的轉(zhuǎn)換。這種全新的設(shè)計(jì)理念使通信中的硬件設(shè)備可以適應(yīng)各種不同的通信方式，本文研究的項(xiàng)目是基于FPGA的軟件無(wú)線電中數(shù)字下變頻，文中給出了一種基于FPGA的數(shù)字下變頻器的系統(tǒng)設(shè)計(jì)方案，并用Quartus II進(jìn)行仿真并驗(yàn)證了設(shè)計(jì)的可行性。</p><p>

11、;　　本文首先簡(jiǎn)要介紹了軟件無(wú)線電的基本結(jié)構(gòu)，認(rèn)真分析了其關(guān)鍵技術(shù)——數(shù)字下變頻的各個(gè)部分和功能原理。然后分別對(duì)各功能模塊進(jìn)行設(shè)計(jì)，包括數(shù)控振蕩器NCO的設(shè)計(jì)、數(shù)字信號(hào)抽取濾波器(CIC積分梳狀濾波器、HB半帶濾波器)的設(shè)計(jì)、FIR整形濾波器的設(shè)計(jì)、SCIC內(nèi)插濾波器的設(shè)計(jì)。在此基礎(chǔ)上，用VHDL語(yǔ)言進(jìn)行描述，通過(guò)Quartus II平臺(tái)進(jìn)行編譯，得到正確的仿真結(jié)果，以驗(yàn)證FPGA設(shè)計(jì)的可行性。本文在深入學(xué)習(xí)軟件無(wú)線電理論基礎(chǔ)、數(shù)字信

12、號(hào)處理的相關(guān)等相關(guān)知識(shí)的基礎(chǔ)上，分析研究了基于FPGA的軟件無(wú)線電數(shù)字下變頻技術(shù)實(shí)現(xiàn)方法，設(shè)計(jì)實(shí)現(xiàn)的主要工作是設(shè)定整體系統(tǒng)方案、進(jìn)行模塊劃分和接口定義：對(duì)各個(gè)設(shè)計(jì)中主要的相關(guān)算法進(jìn)行分析比較，確定模塊的實(shí)現(xiàn)方式。由于系統(tǒng)的復(fù)雜性、時(shí)間和個(gè)人精力等因素，本文完成了模塊的邏輯設(shè)計(jì)及仿真驗(yàn)證，系統(tǒng)總體的整合、仿真驗(yàn)證還未徹底完成。但是已經(jīng)得到驗(yàn)證結(jié)果表明，此次的設(shè)計(jì)結(jié)構(gòu)和思想是正確的，本人下一步需要做的工作就是完成系統(tǒng)整體的仿真和驗(yàn)證，并將其

13、功能加以完善。</p><p>　　關(guān)鍵詞：軟件無(wú)線電；數(shù)字下變頻器；FPGA；VHDL </p><p><b>　　Abstract</b></p><p>　　The core idea of software radio is in the general hardware platform of communi- cation sof

14、tware, loaded with different ways of communication between the conversion. This new design make different communication hardware equipment different comm- unication, this discusses project is an FPGA-based system of UUC

15、and UDC in the software radio.The paper put up a method of digital converter system design based on FPGA and research, and then simulation by Quartus II and proved the feasibility of the des</p><p>　　Firstly

16、,this article briefly introduces the basic structure of software radio, and an- alyzes in detail its key technology—digital frequency parts of the functions and pri- nciples. Then separetely design function module,includ

17、ing the NCO’s design, digital signal decimation filter(CIC integral comb filter、HB half band filter)design,FIR plastic filter’s design,SCIC interpolation filter’s design.At last, on this basis, with VHDL language descrip

18、tion and through the Quartus II platform to get the r</p><p>　　Keywords:Software radio；DDC；FPGA；VHDL</p><p><b>　　第一章 緒論</b></p><p>　　信息時(shí)代的信息傳遞主要依托于通信系統(tǒng)?，F(xiàn)代通信技術(shù)正在以驚人的速度發(fā)展

19、著，它已給人類社會(huì)帶來(lái)了巨大的變化。無(wú)論在軍用上還是在民用上，軟件無(wú)線電技術(shù)一直是現(xiàn)代通信技術(shù)研究的熱點(diǎn)。</p><p>　　目前無(wú)線通信領(lǐng)域存在著多種通信體系并存的問(wèn)題。軟件無(wú)線電技術(shù)使單一通信設(shè)備適應(yīng)多種標(biāo)準(zhǔn)，實(shí)現(xiàn)多頻段/多模式通信。軟件無(wú)線電作為一種新的無(wú)線通信概念和體制使得通信體制具有很好的通用性與靈活性，并使系統(tǒng)的互聯(lián)與升級(jí)變得非常方便。軟件無(wú)線電的這些特點(diǎn)，使其成為繼模擬到數(shù)字、固定到移動(dòng)通信之后的

20、無(wú)線通信領(lǐng)域的第三次突破。數(shù)字變頻技術(shù)是軟件無(wú)線電技術(shù)的關(guān)鍵技術(shù)之一，它包含數(shù)字上變頻(Digital Upper Conversion)和數(shù)字下變頻(Digital Down Conversion)技術(shù)，分別用于發(fā)送設(shè)備和接收設(shè)備中。</p><p>　　本文的理論研究重點(diǎn)是數(shù)字下變頻(DDC)技術(shù)，而支撐本文的項(xiàng)目是短波電臺(tái)的中頻數(shù)字化，即包含了數(shù)字下變頻和數(shù)字上變頻，上下變頻在軟件無(wú)線電中是相反的兩個(gè)過(guò)程，

21、因此，數(shù)字上變頻只做適當(dāng)介紹。</p><p>　　1.1 軟件無(wú)線電概述</p><p>　　1.1.1 無(wú)線通信國(guó)內(nèi)外發(fā)展現(xiàn)狀</p><p>　　現(xiàn)代的無(wú)線通信發(fā)展迅速，一方面得到越來(lái)越廣泛的應(yīng)用，而另一方面又由于當(dāng)代無(wú)線通信系統(tǒng)很多，決定了其調(diào)制方式、波形結(jié)構(gòu)、通信協(xié)議、數(shù)字信息的編碼方式和加密方式都不盡相同，因此無(wú)線通信系統(tǒng)之間的這些差異極大地限制了不同

22、系統(tǒng)之間的互連互通，給現(xiàn)代無(wú)線通信的發(fā)展造成了很大的不便。</p><p>　　現(xiàn)在，無(wú)線通信有了長(zhǎng)足的進(jìn)步。通信系統(tǒng)由模擬體制不斷向數(shù)字化體制過(guò)渡，出現(xiàn)了許多中頻數(shù)字化接收機(jī)。例如，德國(guó)R/S公司研制的寬帶數(shù)字化接收機(jī)EBD 900，主要用于無(wú)線電監(jiān)視，其工作頻率范圍為20 MHz～2 GHz，搜索速度為4GHz/s (25 kHz帶寬)，動(dòng)態(tài)范圍為80dB。英國(guó)研制的PVS3800接收機(jī)，工作頻率范圍為0.5

23、 MHz～1GHz，是一種用于電子戰(zhàn)環(huán)境中的寬帶無(wú)線電通信監(jiān)測(cè)接收機(jī)，可以實(shí)現(xiàn)搜索、監(jiān)聽(tīng)、分析識(shí)別等功能，還可以根據(jù)需要，通過(guò)加載不同的軟件，靈活地配置成各種不同功能的接收機(jī)。這些接收機(jī)盡管能夠覆蓋多個(gè)頻段，但它們只能工作于單一的頻段和模式，功能相對(duì)較少，靈活性不夠，可擴(kuò)展能力較差，不同電臺(tái)之間仍不能完全互通，無(wú)法完全滿足現(xiàn)代軍事通信的需要。</p><p>　　在海灣戰(zhàn)爭(zhēng)中，由于美軍的軍事通信裝備無(wú)論是工作頻段

24、、通信體制還是信息傳輸格式等方面，海、陸、空三軍都是各自為政，互不兼容。結(jié)果導(dǎo)致在作戰(zhàn)時(shí)各軍兵種間無(wú)法進(jìn)行快速溝通、互傳信息情報(bào)，充分暴露了軍事通信互通性差、反應(yīng)速度慢、帶寬太窄、效率太低等問(wèn)題。在民用通信中也存在互通性差的問(wèn)題。在歐洲(主要是北歐、西歐)的第一代模擬網(wǎng)發(fā)展過(guò)程中，基本上各自為政，加入歐洲郵電會(huì)議(CEPT)的16個(gè)國(guó)家，分別共使用6種不同的制式。這些模擬通信體系的制式、頻率各不相同，不能互通、兼容。在第二代數(shù)字移動(dòng)通信

25、中，仍有許多種不同的通信體制，如GSM、AMPS、ETACS、PDC、DAMPS、CT2等，這些體制互不兼容，無(wú)論給用戶還是經(jīng)營(yíng)者都帶來(lái)了極大的不便。除了互通性的問(wèn)題外，新的通信體制和標(biāo)準(zhǔn)不斷提出，通信產(chǎn)品的生存期縮短，開(kāi)發(fā)費(fèi)用上升，使得傳統(tǒng)的通信體制很難適應(yīng)。</p><p>　　1.1.2 軟件無(wú)線電概念的提出</p><p>　　針對(duì)這一種情況，1992年5月，MILTRE公司的Jo

26、e Mitola在美國(guó)國(guó)家遠(yuǎn)程系統(tǒng)會(huì)議上首次明確提出了軟件無(wú)線電(Software Radio)的概念[4]，這是繼模擬到數(shù)字、固定到移動(dòng)之后，無(wú)線通信領(lǐng)域的又一次重大突破。其基本思想是：將寬帶A/D和D/A變換盡可能地靠近射頻天線，即盡可能早地將接收到的模擬信號(hào)數(shù)字化，最大程度地通過(guò)軟件來(lái)實(shí)現(xiàn)電臺(tái)的各種功能。通過(guò)運(yùn)行不同的算法，軟件無(wú)線電可以實(shí)時(shí)地配置信號(hào)波形，使其能夠提供各種語(yǔ)音編碼、信道調(diào)制、載波頻率、加密算法等無(wú)線電通信業(yè)務(wù)。軟

27、件無(wú)線電臺(tái)不僅可與現(xiàn)有的其它電臺(tái)進(jìn)行通信，還能在兩種不同的電臺(tái)系統(tǒng)間充當(dāng)“無(wú)線電網(wǎng)關(guān)”的作用，使兩者能夠互連互通。</p><p>　　軟件無(wú)線電充分利用嵌入通信設(shè)備里專用芯片的可編程能力，提供一種通用的無(wú)線電臺(tái)硬件平臺(tái)，這樣既能保持無(wú)線電臺(tái)硬件結(jié)構(gòu)的簡(jiǎn)單化，又能解決由于擁有電臺(tái)類型、性能不同帶來(lái)的無(wú)線電聯(lián)系的困難。這樣就能使軟件無(wú)線電臺(tái)多頻段/多模式/多信道/多速率/多協(xié)議等多功能通信成為可能。</p&g

28、t;<p>　　由于軟件無(wú)線電具有模塊化、標(biāo)準(zhǔn)化、開(kāi)放性、實(shí)現(xiàn)方便、軟件升級(jí)和系統(tǒng)配置靈活等優(yōu)點(diǎn)，因而被廣泛應(yīng)用在第三代移動(dòng)通信系統(tǒng)中。在美國(guó)，除了研究基于軟件無(wú)線電的第三代無(wú)線通信系統(tǒng)的多頻段/多模式手機(jī)和基站外，同時(shí)還注意軟件無(wú)線電技術(shù)與計(jì)算機(jī)技術(shù)的融合，為第三代移動(dòng)通信系統(tǒng)提供良好的用戶界面，如M.I.T的Spectrum Ware [4]計(jì)劃和Rutgers大學(xué)進(jìn)行的將軟件無(wú)線電技術(shù)應(yīng)用于W-CDMA接收機(jī)的研究

29、[5]計(jì)劃開(kāi)發(fā)的美國(guó)軍用軟件無(wú)線電臺(tái)MBMMR，不僅可以應(yīng)對(duì)各種調(diào)制方式的通信波，而且還有被叫作“Voice Bridge”可使不同種類無(wú)線電臺(tái)之間進(jìn)行通信的功能，是在充分考慮了相互通用性、信息維護(hù)、長(zhǎng)期使用性、經(jīng)濟(jì)性之后而開(kāi)發(fā)的一種通信電臺(tái)。</p><p>　　1.2 數(shù)字下變頻技術(shù)的應(yīng)用與發(fā)展</p><p>　　1.2.1 數(shù)字下變頻技術(shù)的應(yīng)用及發(fā)展 </p><

30、;p>　　隨著近年來(lái)現(xiàn)場(chǎng)可編程門陣列(FPGA)器件和通用數(shù)字信號(hào)處理器(DSP)在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程或軟件編程方式實(shí)現(xiàn)無(wú)線功能的軟件無(wú)線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善。軟件無(wú)線電技術(shù)只需通過(guò)軟件上的更新就能夠選擇不同的業(yè)務(wù)或調(diào)制方式、追加和修改功能，具有傳統(tǒng)硬件方式所無(wú)法比擬的靈活性、開(kāi)放性和可擴(kuò)展性。因此，軟件無(wú)線電技術(shù)已經(jīng)被越來(lái)越廣泛地應(yīng)用于蜂窩通信及各種軍用和民用的無(wú)線系統(tǒng)中。&

31、lt;/p><p>　　在目前大多數(shù)軟件無(wú)線電接收機(jī)中，一般先經(jīng)模擬下變頻至適當(dāng)中頻，然后在中頻用ADC數(shù)字化后輸出高速數(shù)字中頻信號(hào)，再經(jīng)數(shù)字下變頻器(DDC)的變頻、抽取和低通濾波處理之后變?yōu)榈退俚幕鶐盘?hào)，最后將基帶信號(hào)送給通用DSP器件作后續(xù)的解調(diào)、解碼、抗干擾、抗衰落、自適應(yīng)均衡等處理。這樣大大降低了對(duì)ADC和DSP器件性能的要求，便于實(shí)現(xiàn)和降低成本。數(shù)字上變頻(DUC)與下變頻是相對(duì)應(yīng)的過(guò)程，DSP處理后的

32、基帶數(shù)字信號(hào)經(jīng)過(guò)內(nèi)插、濾波和上變頻后，將信號(hào)傳給DAC來(lái)完成后續(xù)的模擬處理環(huán)節(jié)。數(shù)字上下變頻器在這里起到ADC/DAC和通用DSP器件之間的橋梁作用，因此，數(shù)字上下變頻技術(shù)已經(jīng)成為軟件無(wú)線電接收機(jī)的核心技術(shù)之一，通用數(shù)字上下變頻器也被越來(lái)越廣泛的應(yīng)用到各種軍、民用無(wú)線通信設(shè)備以及電子戰(zhàn)、雷達(dá)和信息化家電等領(lǐng)域。</p><p>　　1.2.2 FPGA在數(shù)字下變頻領(lǐng)域的應(yīng)用 </p><p&

33、gt;　　現(xiàn)場(chǎng)可編程門陣列(FPGA)是在專業(yè)ASIC的價(jià)格和低可編程性與DSP的完全可編程性和每項(xiàng)功能的高功耗之間的折衷方案。FPGA是高速可配置的邏輯電路，其物理和邏輯的布局布線是專門為狀態(tài)機(jī)和順序邏輯快速實(shí)現(xiàn)而設(shè)計(jì)的，近年來(lái)，F(xiàn)PGA器件在工藝方面的進(jìn)步和設(shè)計(jì)思想上的創(chuàng)新為之帶來(lái)了前所未有的邏輯規(guī)模和強(qiáng)大的處理性能，時(shí)鐘速度等性能已經(jīng)有了很大的提高，單片的集成度已經(jīng)發(fā)展到了幾百萬(wàn)門以上，可用于復(fù)雜的數(shù)字信號(hào)處理，比如卷積、相關(guān)和濾

34、波等。FPGA的可編程性、靈活性和高集成性，在無(wú)線研究領(lǐng)域中已經(jīng)得到了成功的應(yīng)用。在經(jīng)過(guò)FPGA充分驗(yàn)證的基礎(chǔ)上，還可以將FPGA設(shè)計(jì)轉(zhuǎn)為ASIC，降低芯片成本，使其市場(chǎng)化。Altera公司最新推出的HardCopylI技術(shù)，可以在lO～12周內(nèi)將一個(gè)成熟的FPGA設(shè)計(jì)轉(zhuǎn)成量產(chǎn)的ASIC，并且保證ASIC的功能和時(shí)序與FPGA芯片完全一致，pin to pin的管腳兼容，大大減少了設(shè)計(jì)者驗(yàn)證和仿真的工作量，免除使用者重新Layout P

35、CB的麻煩，其100%的流片成功率大大減少了從設(shè)計(jì)到產(chǎn)品的移植周期。</p><p>　　1.3 本論文的內(nèi)容安排 </p><p>　　本文內(nèi)容主要分為以下幾個(gè)部分：</p><p>　　第一章緒論，簡(jiǎn)單介紹了軟件無(wú)線電及數(shù)字下變頻技術(shù)的概況，并說(shuō)明了論文的課題背景和主要內(nèi)容。</p><p>　　第二章介紹了數(shù)字下變頻技術(shù)的理論基礎(chǔ)，主要

36、包括數(shù)字下變頻的基原理、相關(guān)的算法概述。</p><p>　　第三章依據(jù)第二章的基本原理和相關(guān)算法，設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的下變頻的各功能部分。</p><p>　　第四章給出了數(shù)字下變頻相關(guān)部分的FPGA仿真結(jié)果，分析并驗(yàn)證了設(shè)計(jì)的可行性。</p><p>　　最后對(duì)本論文的工作做了總結(jié)，并指出了需要完善的部分。</p><p>　　第二章

37、 數(shù)字下變頻技術(shù)理論基礎(chǔ)</p><p>　　2.1 數(shù)字下變頻理論概述</p><p>　　2.1.1 數(shù)字混頻正交變換理論</p><p>　　任何物理可實(shí)現(xiàn)的信號(hào)都是實(shí)信號(hào)，實(shí)信號(hào)的頻譜具有共軛對(duì)稱性，即正負(fù)頻率幅度分量是對(duì)稱的，而其相位分量正好相反。所以對(duì)于一個(gè)實(shí)信號(hào)而言，只需其正頻部分或負(fù)頻部分就能夠完全加以描述，不會(huì)丟失任何信息，也不會(huì)產(chǎn)生虛假信號(hào)。如

38、只取原實(shí)信號(hào)的正頻部分(由于只含有正頻分量，故為復(fù)信號(hào))，那么就把叫做的解析表示，即： </p><p><b>　　(2-1) </b></p><p>　　其中叫做信號(hào)的Hilbert變換。即 </p><p><b>　　(2-2)</b></p><p>　　由于Hilbert變換是正交變換

39、，所以解析信號(hào)的實(shí)部和虛部是正交的。一個(gè)實(shí)信號(hào)的解析表示(正交分解)在信號(hào)處理中有著極其重要的作用，是軟件無(wú)線電的基礎(chǔ)理論之一，從解析信號(hào)中很容易獲得信號(hào)的三個(gè)特征參數(shù)：瞬時(shí)幅度、瞬時(shí)相位和瞬時(shí)頻率，而這三個(gè)特征參數(shù)是信號(hào)分析、參數(shù)測(cè)量或識(shí)別解調(diào)的基礎(chǔ)。 </p><p>　　對(duì)于一個(gè)實(shí)的窄帶信號(hào)： </p><p><b>　　(2-3)</b></p&g

40、t;<p>　　式中、分別為信號(hào)的幅度調(diào)制分量和相位調(diào)制分量，為信號(hào)的載頻。以證明的Hilbert變換為： </p><p><b>　　(2-4)</b></p><p>　　所以窄帶信號(hào)的解析表示為： </p><p>　　(2-5) </p&

41、gt;<p>　　用極坐標(biāo)形式可以表示為： </p><p>　　(2-6) </p><p>　　式中，稱為信號(hào)的載頻分量，它作為信息載體不含有用信息。將上式乘以，載頻下移，得到基帶信號(hào)(或稱為零中頻信號(hào))，記為，有： </p><p><b>　　(2-7)</b></p>&l

42、t;p>　　(2-8) (2-9)</p><p>　　分別稱為基帶信號(hào)的同相分量和正交分量。基帶信號(hào)為解析信號(hào)的復(fù)包絡(luò)，是復(fù)信號(hào)，即基帶信號(hào)既有正頻分量，也有負(fù)頻分量，但其頻譜不具有共軛對(duì)稱性，若隨意剔除基帶信號(hào)的負(fù)頻分量，就會(huì)造成信息丟失。從以上分析可以看出，一個(gè)實(shí)的窄帶信號(hào)既可用解析信號(hào)表示，也可用其基帶信號(hào)(零中頻信號(hào))

43、來(lái)表示。</p><p>　　但是，在實(shí)際中很難實(shí)現(xiàn)理想的Hilbert變換的階躍濾波器，所以準(zhǔn)確的解析表示要在實(shí)際應(yīng)用中得到是非常困難的，相比之下，得到基帶信號(hào)就要容易得多，即將原信號(hào)分別與兩個(gè)本振信號(hào)和相乘，再經(jīng)過(guò)低通濾波器就得到了對(duì)應(yīng)的正交基帶變換信號(hào)，但由于模擬方法產(chǎn)生本振信號(hào)的缺點(diǎn)是存在正交誤差，從而導(dǎo)致虛假信號(hào)的產(chǎn)生。如今，在數(shù)字信號(hào)處理中，更多的采用數(shù)字混頻正交變換來(lái)進(jìn)行數(shù)字信號(hào)的正交基帶變換，其兩

44、個(gè)本振信號(hào)正交性可以完全的保證，其基本功能框圖如圖2.1所示。</p><p>　　圖2.1 實(shí)信號(hào)的正交基帶變換(下變頻)</p><p>　　將模擬信號(hào)經(jīng)過(guò)模數(shù)轉(zhuǎn)換(A/D)后得到數(shù)字信號(hào)，將該分別與兩個(gè)正交本振序列和相乘后，再通過(guò)數(shù)字低通濾波器即可得到的同相分量和正交分量。 </p><p>　　2.1.2 數(shù)字下變頻原理</p><p&

45、gt;　　下變頻是指將信號(hào)的頻譜搬移到更高或更低的頻率上，若待變頻信號(hào)為，變頻信號(hào)用公式表示為： </p><p><b>　　(2-10)</b></p><p>　　其中為搬移的頻率，將基帶信號(hào)搬到該頻率上稱為上變頻(負(fù))，而從該頻率上搬移到基帶稱為下變頻(正)。數(shù)字上變頻和數(shù)字下變頻就是對(duì)式(2-10)進(jìn)行數(shù)字化。引入滿足采樣周期T，數(shù)字上變頻和數(shù)字下變頻就可以

46、寫為： </p><p><b>　　(2-11)</b></p><p>　　簡(jiǎn)寫為： </p><p><b>　　(2-12)</b></p><p>　　實(shí)際當(dāng)中，對(duì)于下變頻來(lái)說(shuō)，一般為實(shí)信號(hào)，就有下式： </p><p><

47、b>　　(2-13) </b></p><p>　　經(jīng)過(guò)低通濾波后得到的就是基帶信號(hào)的正交分解信號(hào)，為同相分量，為正交分量，由此可見(jiàn)上一節(jié)中提到的實(shí)信號(hào)的正交基帶變換也可以說(shuō)完成的就是下變頻功能。圖2.1也就是數(shù)字下變頻的基本原理框圖。 </p><p>　　2.1.3 影響數(shù)字下變頻器性能的主要因素 </p><p>　　從數(shù)字上下變頻原理可以

48、看出，上變頻其實(shí)是下變頻的一個(gè)反過(guò)程，在此我以下變頻為例來(lái)探討一下影響數(shù)字變頻器性能的主要因素。 </p><p>　　模擬下變頻器中，模擬混頻器的非線性和模擬本地振蕩器的頻率穩(wěn)定度、邊帶、相位噪聲、溫度漂移、轉(zhuǎn)換速率等都是人們最關(guān)心和難以徹底解決的問(wèn)題。這些問(wèn)題在數(shù)字下變頻中是不存在的，頻率步進(jìn)、頻率間隔等也具有理想的性能，另外，數(shù)字下變頻器的控制和配置更新方便等特點(diǎn)也是模擬下變頻器無(wú)法比擬的。</p&g

49、t;<p>　　但與模擬下變頻相比，數(shù)字下變頻器的運(yùn)算速度受硬件電路處理能力的限制，其運(yùn)算速度決定了DDC的最高輸入信號(hào)數(shù)據(jù)率，相應(yīng)的也限定了ADC的最高采樣速率。另外，數(shù)字下變頻的輸入、輸出數(shù)據(jù)精度和內(nèi)部運(yùn)算精度也影響著接收機(jī)的性能。</p><p>　　影響數(shù)字下變頻器件整體性能指標(biāo)的主要因素[12]有五個(gè)：一是數(shù)控本振所產(chǎn)生的正交本振信號(hào)的頻譜純度；二是數(shù)字混頻器的運(yùn)算精度；三是各種濾波器的運(yùn)

50、算精度(包括二進(jìn)制表示的濾波器系數(shù)的精度)；四是濾波器的階數(shù)：五是數(shù)下變頻器的系統(tǒng)處理速度。 </p><p>　　2.2 多速率數(shù)字信號(hào)處理 </p><p>　　2.1.1 整數(shù)倍抽取和內(nèi)插 </p><p>　　所謂整數(shù)倍抽取[14]是把原始采樣序列每隔D-1個(gè)數(shù)據(jù)抽取一個(gè)數(shù)據(jù)，以形成一個(gè)新的序列： </p&g

51、t;<p><b>　　(2-15)</b></p><p>　　式中D為正整數(shù)。很顯然如果序列的采樣速率為，則其無(wú)模糊帶寬為/2，經(jīng)過(guò)D倍抽取得到的抽取序列的采樣速率為/D，其無(wú)模糊帶寬為/(2D)，當(dāng)含有大于/(2D)的頻率分量時(shí)，就必然產(chǎn)生頻譜混疊，導(dǎo)致從中無(wú)法恢復(fù)出中小于/(2D)的頻率分量信號(hào)。</p><p>　　設(shè)的離散傅氏變換為，那么的離

52、散傅氏變換為： </p><p><b>　　(2-16)</b></p><p>　　由式(2-16)可見(jiàn)，抽取序列的頻譜為抽取前原始序列頻譜經(jīng)頻移和D倍展寬后的D個(gè)頻譜疊加和。圖2.3給出了抽取前后的頻譜結(jié)構(gòu)變化圖。</p><p>　　圖2.3 抽取前后(D=2)的頻譜結(jié)構(gòu)(混疊)</p><p>　　由圖2.3

53、可見(jiàn)，抽取后的頻譜產(chǎn)生了嚴(yán)重混疊，使得從中無(wú)法恢復(fù)出中所感興趣的信號(hào)的頻譜分量。但如果首先用一數(shù)字濾波器(濾波器帶寬為/D)對(duì)進(jìn)行濾波，使中只含有小于/D的頻率分量(對(duì)應(yīng)模擬頻率為)，再進(jìn)行D倍抽取，則抽取后的頻譜就不會(huì)發(fā)生混疊，如圖2.4所示，</p><p>　　圖2.4 抽取前后(D=2)的頻譜結(jié)構(gòu)(無(wú)混疊)</p><p>　　這樣就可以準(zhǔn)確地表示中小于/D的頻率分量信號(hào)，所以這

54、時(shí)對(duì)進(jìn)行處理等同于對(duì)的處理，但前者的數(shù)據(jù)速率只有后者的D分之一，大大降低了對(duì)后續(xù)處理(解調(diào)分析等)速度的要求。由上述分析可以得出一個(gè)完整的D倍抽取器結(jié)構(gòu)如圖2.5所示，圖中為其帶寬小于/D的低通濾波器，當(dāng)原始信號(hào)的頻譜分量本身就小于/D時(shí)，則前置低通濾波器可以省去。</p><p>　　圖2.5 完整的D倍抽取器結(jié)構(gòu)框圖</p><p>　　內(nèi)插是抽取的逆過(guò)程，所謂整數(shù)倍內(nèi)插就是指在兩個(gè)

55、原始抽樣點(diǎn)之間插入(I-1)個(gè)零值，設(shè)原始抽樣序列為，則內(nèi)插后的序?yàn)椋?lt;/p><p><b>　　(2-17)</b></p><p>　　設(shè)的離散傅氏變換為，則的離散傅氏變換為：</p><p><b>　　(2-18) </b></p><p>　　由式(2-18)可見(jiàn)，內(nèi)插后的信號(hào)頻譜為

56、原始序列頻譜經(jīng)I倍壓縮后得到的譜，圖2.6給出了內(nèi)插前后的頻譜結(jié)構(gòu)，由圖中可見(jiàn)，在內(nèi)插后的中不僅含有的基帶分量，還含有其頻率大于的高頻成分，為了從中恢復(fù)原始譜，則必須對(duì)內(nèi)插后的信號(hào)進(jìn)行低通濾波(濾波器帶寬為)。因此，原來(lái)插入的零值點(diǎn)變?yōu)榈臏?zhǔn)確內(nèi)插值，經(jīng)過(guò)內(nèi)插大大提高了時(shí)域分辨率[15]。</p><p>　　圖2.6 內(nèi)插(I=2)前后的頻譜結(jié)構(gòu)</p><p>　　由上述分析得出一個(gè)完整

57、的I倍內(nèi)插器的結(jié)構(gòu)如圖2.7所示，圖中為帶寬小于的低通濾波器。</p><p>　　圖2.7 完整的I倍內(nèi)插方框圖</p><p>　　2.3 高效數(shù)字濾波 </p><p>　　從前面的討論已經(jīng)知道，實(shí)現(xiàn)取樣率變換的關(guān)鍵問(wèn)題是如何實(shí)現(xiàn)抽取前或內(nèi)插后的數(shù)字濾波，該濾波器性能的好壞將直接影響取樣率變換的效果及其實(shí)時(shí)處理能力，本節(jié)將討論多速率信號(hào)處理中的高效數(shù)字濾波問(wèn)題

58、。</p><p>　　2.3.1 積分梳狀濾波器基本理論 </p><p>　　級(jí)聯(lián)積分梳狀濾波器(CIC，cascaded integrator-comb)是一種線性相位FIR濾波器，這種濾波器由工作在高抽樣率的級(jí)聯(lián)理想積分器和低抽樣率的梳狀濾波器組成。該濾波器的沖激響應(yīng)具有以下形式：</p><p><b>　　(2-19)</b><

59、;/p><p>　　式中，D即為CIC濾波器的階數(shù)(D其實(shí)也是抽取因子)。CIC濾波器的z變換為：</p><p><b>　　(2-20)</b></p><p>　　式中， (2-21)</p><p><b>　　

60、(2-22)</b></p><p>　　因此CIC濾波器的原理方框圖如圖2.8所示，</p><p>　　圖2.8 CIC實(shí)現(xiàn)方框圖</p><p>　　由圖2.8可見(jiàn)，CIC濾波器由兩部分組成，是一個(gè)積分器，實(shí)現(xiàn)起來(lái)就是一個(gè)累加器：是一個(gè)梳狀濾波器[20]。把z=分別代入式(2-21)和(2-22)，可得和的頻率響應(yīng)為：</p>&l

61、t;p><b>　　(2-23)</b></p><p><b>　　(2-24)</b></p><p>　　由于的幅頻特性形狀象一把梳子，因此稱為梳狀濾波器。CIC濾波器就是積分器和梳狀濾波器的級(jí)聯(lián)，所以也稱為級(jí)聯(lián)積分梳狀濾波器。 由和可得為：</p><p><b>　　(2-25)</b>

62、;</p><p>　　CIC濾波器的主瓣幅值最大點(diǎn)為，隨著頻率的增大，旁瓣電平不斷減小，可以計(jì)算出第一旁瓣電平與主瓣電平的差值約為，可見(jiàn)CIC濾波器的旁瓣電平還是比較大的，這也意味著阻帶衰減很差，為了能夠滿足實(shí)用要求，可以采用多級(jí)CIC濾波器級(jí)聯(lián)的辦法來(lái)解決，例如用Q級(jí)CIC實(shí)現(xiàn)時(shí)的旁瓣抑制為：，當(dāng)Q=5時(shí)，，基本能夠滿足實(shí)際的需要[22]。</p><p>　　由于CIC濾波器的實(shí)現(xiàn)非

63、常簡(jiǎn)單，只有加減運(yùn)算，沒(méi)有乘法運(yùn)算，F(xiàn)PGA實(shí)現(xiàn)時(shí)可達(dá)到很高的處理速率，因此CIC濾波器很適合作抽取器前的抗混疊濾波器，通過(guò)CIC濾波并抽取后把高的數(shù)據(jù)率降到較低的數(shù)據(jù)率，易于后級(jí)的HB抽取和FIR濾波。 </p><p>　　2.3.2 半帶濾波器的基本理論 </p><p>　　半帶濾波器(Half-Band Filter)在多速率信號(hào)處理中有著特別重要的位置[23]，因?yàn)檫@種濾波器特

64、別適合實(shí)現(xiàn)D=2M(即2的冪次方倍)的抽取或內(nèi)插，而且計(jì)算效率高，實(shí)時(shí)性強(qiáng)。</p><p>　　所謂半帶濾波器是指頻率響應(yīng)滿足以下關(guān)系的FIR濾波器：</p><p><b>　　(2-26)</b></p><p>　　或者說(shuō)半帶濾波器的阻帶寬度與通帶寬度是相等的，且通帶紋波和阻帶紋波也相等，如圖2.9所示。</p><

65、p>　　圖2.9 半帶濾波器</p><p>　　圖中和分別是濾波器的通帶上限和阻帶下限頻率，其中。</p><p>　　半帶濾波器具有以下性質(zhì)：</p><p>　　(1)，且通帶波紋合阻帶波紋是相等的，即，這樣就有近一半的h(n)為0，在實(shí)際應(yīng)用中減少了一半的運(yùn)算量。 </p><p>　　(2)在半帶濾波器進(jìn)行2倍抽取后，雖然過(guò)

66、渡帶內(nèi)有混疊，但通帶內(nèi)是沒(méi)有混疊的，也就是說(shuō)信號(hào)是可以恢復(fù)的。</p><p>　　(3)半帶濾波器的偶數(shù)序列號(hào)(不包括0)的沖擊響應(yīng)的值為0，即：</p><p><b>　　(2-27) </b></p><p>　　根據(jù)以上性質(zhì)，就通帶信號(hào)而言，完全可以采用半帶濾波器來(lái)進(jìn)行2倍抽取，只要根據(jù)抽取速率和信號(hào)帶寬嚴(yán)格的設(shè)計(jì)和就可以了。<

67、/p><p>　　2.4 數(shù)控振蕩器NCO中采用的CORDIC算法 </p><p>　　數(shù)控振蕩器(NCO，Numerically Controlled Oscillator)，亦稱直接數(shù)字(頻率)合成器(DDS，Direct Digital Synthesizer)[23]。用來(lái)產(chǎn)生一對(duì)相互正交的正弦和余弦載波信號(hào)，與插值以后的基帶信號(hào)混頻，完成頻譜上搬。</p><p

68、>　　本文研究基于CORDIC算法[24]的流水線型數(shù)控振蕩器。該方法較之傳統(tǒng)的查表法有運(yùn)算精度高速度快、結(jié)構(gòu)簡(jiǎn)單、耗費(fèi)資源少等優(yōu)勢(shì)。</p><p>　　CORDIC算法是一種基于向量旋轉(zhuǎn)的數(shù)值計(jì)算方法。該算法僅僅通過(guò)迭代操作來(lái)逼近三角函數(shù)及其他一些函數(shù)，用該算法來(lái)代替查找表產(chǎn)生正余弦函數(shù)樣值將會(huì)大大的節(jié)省硬件資源。算法原理如下； </p><p>　　對(duì)于圖2.10所示的矢量旋轉(zhuǎn)

69、，</p><p>　　圖2.10 矢量旋轉(zhuǎn)示意圖</p><p>　　設(shè)起點(diǎn)坐標(biāo)為，終點(diǎn)坐標(biāo)為，由三角函數(shù)理論知道：</p><p><b>　　(2-28)</b></p><p>　　對(duì)于第i次旋轉(zhuǎn)，令，則式(2-23)可改寫為：</p><p><b>　　(2-29)<

70、/b></p><p>　　其中1/為幅度畸變因子，最 (當(dāng)逆時(shí)針旋轉(zhuǎn)時(shí)為+1，順時(shí)針旋轉(zhuǎn)時(shí)為-1)。因?yàn)?，所以我們假設(shè)從x正軸開(kāi)始旋轉(zhuǎn)，通過(guò)足夠多的迭代次數(shù)后，就可以實(shí)現(xiàn)-/2～/2內(nèi)的任意角度旋轉(zhuǎn)。每次旋轉(zhuǎn)后的實(shí)際矢量與目標(biāo)矢量之間的的誤差角度如式(2-30)，</p><p>　　(2-30) 其中為目標(biāo)矢量角度，若>0，則i=+1，若<0，則i =-1，即來(lái)

71、控制旋轉(zhuǎn)方向。</p><p>　　下面給出CORDIC算法的基本實(shí)現(xiàn)方式，根據(jù)以上原理，在實(shí)現(xiàn)時(shí)幅度畸變因子Ki不作處理，只是在最后對(duì)模作一個(gè)校正即可，設(shè)初始向量經(jīng)n次角度旋轉(zhuǎn)后得到的向量，根據(jù)J.S.Walter的推導(dǎo)有下面的迭代方程組(由式2-29和2-30也可得出)：</p><p><b>　　(2-31)</b></p><p>　

72、　其中， (2-32)</p><p>　　n次旋轉(zhuǎn)迭代后的結(jié)果為： </p><p><b>　　(2-33)</b></p><p>　　其中，，稱為摸校正因子。如果令=1/k,，=0，則=cos，=sin，由上述推導(dǎo)可知：若已知角度和初始向

73、量，，可由式(2-31)迭代運(yùn)算得到角度的正余弦值，通常一次迭代會(huì)產(chǎn)生一位精度的二進(jìn)制幅值，只要迭代次數(shù)n足夠大，得到的正余弦值就能滿足一定的精度。一般來(lái)說(shuō)，為了使CORDIC算法的迭代精度達(dá)到要求的相位分辨率，CORDIC算法的迭代次數(shù)K要求滿足下式： </p><p><b>　　(2-34) </b></p><p>　　其中P為相位字寬，如果取P=32，計(jì)算得

74、K=30。因?yàn)閕=0時(shí)為第一級(jí)迭代，所以實(shí)際的迭代次數(shù)為K+1=31。顯然，CORDIC算法可以作為正余弦函數(shù)發(fā)生器應(yīng)用于數(shù)控振蕩器中。在式(2-31)的迭代運(yùn)算中，由于乘以21相當(dāng)于將被乘數(shù)右移i位，因此，式(2-31)中的迭代運(yùn)算在電路實(shí)現(xiàn)時(shí)可化簡(jiǎn)為移位和加(減)法運(yùn)算，很適合硬件實(shí)現(xiàn)。</p><p><b>　　數(shù)字下變頻器的設(shè)計(jì)</b></p><p>　　

75、下變頻是軟件無(wú)線電中的關(guān)鍵技術(shù)之一，完成了中頻段的信號(hào)處理，起到承上啟下的作用，其特點(diǎn)是運(yùn)算量大?，F(xiàn)在的軟件無(wú)線電系統(tǒng)，大多采用專用芯片來(lái)完成數(shù)字下變頻，專用芯片具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn)，但價(jià)格昂貴、靈活性不強(qiáng)。我們可以采取一種折中的方案，即放棄在中頻段使用通用DSP，代之使用高效可編程專用器件，在快速邏輯電路中完成數(shù)字中頻段的處理。只要電臺(tái)結(jié)構(gòu)設(shè)計(jì)合理，一旦DSP器件在運(yùn)算速度上能夠滿足需要，這種過(guò)渡階段的軟件無(wú)線電就能夠很容易改

76、成理想的軟件無(wú)線電。跟專用芯片相比，可編程邏輯器件的采用可大大的提高其靈活性，具有一定的實(shí)用價(jià)值。</p><p>　　3.1 基于FPGA的數(shù)字下變頻設(shè)計(jì)原理 </p><p>　　在實(shí)際應(yīng)用中，數(shù)字下變頻器的實(shí)現(xiàn)要比圖2.1所示的要復(fù)雜的多，其主要功能包括三個(gè)方面：第一是變頻，數(shù)字混頻器將數(shù)字中頻信號(hào)和數(shù)控振蕩器(NCO)產(chǎn)生的正交本振信號(hào)相乘，生成I/Q兩路混頻信號(hào)，將感興趣的信號(hào)下

77、變頻至零中頻；第二是低通濾波，濾除帶外信號(hào)，提取有用信號(hào)；第三是采樣速率轉(zhuǎn)換，降低采樣速率，以利于后續(xù)信號(hào)處理，大抽取因子范圍提供了可設(shè)計(jì)成寬帶或窄帶數(shù)字信道的能力。</p><p>　　3.1.1 數(shù)控振蕩器NCO的設(shè)計(jì)</p><p>　　數(shù)控振蕩器NCO是軟件無(wú)線電中上下變頻器的重要組成部分之一，也是決定性能的主要因素之一，圖3.1給出了NCO的基本結(jié)構(gòu)框圖。</p>

78、<p>　　圖3.1 NCO結(jié)構(gòu)圖</p><p>　　如圖3.1所示，在系統(tǒng)時(shí)鐘的控制下，相位寄存器以頻率控制字(步長(zhǎng))累加，相位寄存器的輸出與相位控制字相加，然后輸入到函數(shù)發(fā)生器，產(chǎn)生期望的函數(shù)樣值?？梢?jiàn)，實(shí)現(xiàn)NCO的關(guān)鍵部分是相位-幅度變換電路，即函數(shù)發(fā)生器。傳統(tǒng)的實(shí)現(xiàn)方法是使用查找表，其優(yōu)點(diǎn)是簡(jiǎn)單，準(zhǔn)確，但是缺點(diǎn)也是顯而易見(jiàn)的，存放相位-幅度的查找表ROM的大小和相位精度的位數(shù)成指數(shù)關(guān)系。當(dāng)精

79、度要求很高時(shí)需要使用外部的ROM來(lái)擴(kuò)展，這樣將會(huì)降低系統(tǒng)的處理速度。CORDIC算法在硬件實(shí)現(xiàn)上只需要移位和加/減法即可完成復(fù)雜的計(jì)算功能，能很好地兼顧速度、精度、簡(jiǎn)單、高效等方面。</p><p>　　CORDIC算法在前面章節(jié)2.4有詳細(xì)介紹，它是通過(guò)一系列迭代算法，以固定的參數(shù)角度偏擺以逼近所需的旋轉(zhuǎn)角度。該算法的實(shí)現(xiàn)是靠迭代來(lái)逼近需要的值，同時(shí)也可以看出由于硬件實(shí)現(xiàn)的限制，不能無(wú)限的迭代，否則同樣會(huì)造成所

80、需資源和處理時(shí)間的增長(zhǎng)。因此在實(shí)際應(yīng)用中需要根據(jù)系統(tǒng)的要求來(lái)選擇迭代的次數(shù)以達(dá)到系統(tǒng)要求的精度。本設(shè)計(jì)中使用參數(shù)為：輸入、輸出均為16位；角度常數(shù)為16位，即角度的精度可以達(dá)到小數(shù)點(diǎn)后3位。</p><p>　　圖3.2所示的CORDIC算法流水線型設(shè)計(jì)方框圖，采用FPGA實(shí)現(xiàn)，該結(jié)構(gòu)有如下優(yōu)點(diǎn)：</p><p>　　第一 ,它的移位寄存器進(jìn)行迭代法比可變移位寄存器簡(jiǎn)單的多。</p&

81、gt;<p>　　第二 ,它沒(méi)有在角計(jì)算中存儲(chǔ)常量的ROM ,可以用硬件直接來(lái)實(shí)現(xiàn)。</p><p>　　圖3.2 CORDIC流水線型設(shè)計(jì)流程圖</p><p>　　其VHDL程序設(shè)計(jì)的關(guān)鍵語(yǔ)句采用if語(yǔ)句實(shí)現(xiàn)。在同一個(gè)程序中，多條if語(yǔ)句是按順序執(zhí)行的。仿真結(jié)果及結(jié)論會(huì)在第四章給出。</p><p>　　3.1.2 CIC抽取濾波器的設(shè)計(jì)<

82、/p><p>　　CIC濾波器的級(jí)聯(lián)數(shù)是有限的，不能太大。因?yàn)槎嗉?jí)級(jí)聯(lián)的結(jié)構(gòu)雖然能增大阻帶衰減，減少混疊影響，但是會(huì)增大帶內(nèi)容差。因此設(shè)計(jì)抽取濾波器時(shí)，采用5級(jí)CIC級(jí)聯(lián)的抽取結(jié)構(gòu)圖如圖3.3所示。</p><p>　　圖3.3 五級(jí)CIC抽取器結(jié)構(gòu)圖</p><p>　　在具體設(shè)計(jì)時(shí)，將CIC濾波器分為積分器、抽取器、梳妝器3個(gè)部分分別進(jìn)行設(shè)計(jì)。在積分器部分，第一級(jí)

83、積分器的輸入數(shù)據(jù)在系統(tǒng)時(shí)鐘的控制下，先進(jìn)入一個(gè)寄存器，然后再與下一個(gè)時(shí)鐘脈沖時(shí)輸入的數(shù)據(jù)相加得到的結(jié)果作為下一級(jí)積分器的輸入數(shù)據(jù)，每一級(jí)的積分器的具體實(shí)現(xiàn)結(jié)構(gòu)如下圖3.4所示。</p><p>　　圖3.4 單級(jí)積分器的FPGA實(shí)現(xiàn)框圖</p><p>　　對(duì)于5級(jí)的CIC濾波器來(lái)說(shuō)，存在一個(gè)處理增益，而且隨著技術(shù)和抽取因子D的加大，處理增益也以指數(shù)級(jí)增長(zhǎng)，所以，在用FPGA來(lái)實(shí)現(xiàn)時(shí)。必須

84、要考慮到這個(gè)問(wèn)題，因此在抽取器的設(shè)計(jì)時(shí)，每一級(jí)都必須保留足夠的運(yùn)算精度，否則就有可能引起溢出錯(cuò)誤或運(yùn)算精度的降低。在CIC抽取濾波器中，最大寄存器動(dòng)態(tài)增長(zhǎng)可簡(jiǎn)化為</p><p><b>　　(3-1)</b></p><p>　　設(shè)輸入位數(shù)，則寄存器位數(shù)用在濾波器輸出端最高有效位來(lái)計(jì)算，即：</p><p><b>　　(3-2)&

85、lt;/b></p><p>　　這里輸入寄存器的最低有效位為0，是不小于x的最小整數(shù)。在第一級(jí)積分器中，當(dāng)輸入數(shù)據(jù)為16位時(shí)，抽取倍數(shù)為32時(shí)，M=2時(shí)，為了保證不溢出，需要的寄存器寬度為41位，所以CIC抽取濾波器每一級(jí)需要的寄存器寬度都為41位。但是這樣設(shè)計(jì)，在具體實(shí)現(xiàn)時(shí)勢(shì)必會(huì)導(dǎo)致硬件資源的浪費(fèi)。根據(jù)Hogenaur提到的“剪除”理論，在CIC抽取濾波器中，可剪除中間級(jí)的一些最低有效位，來(lái)減小每一級(jí)濾

86、波器的最小寄存器寬度。根據(jù)此理論，因剪除而引起的噪聲總均值和方差為</p><p><b>　　(3-3)</b></p><p><b>　　(3-4)</b></p><p><b>　　(3-5)</b></p><p><b>　　(3-6)</b>

87、;</p><p>　　由于均值只是在第一級(jí)和最后一級(jí)的噪聲源受到剪除的影響，而方差受到所有噪聲源的剪除操作影響，通常只用方差作為設(shè)計(jì)參數(shù)。設(shè)計(jì)準(zhǔn)則是使得前2N個(gè)噪聲源的方差小于或者等于最后一個(gè)噪聲源的方差，并且將前2N個(gè)誤差等值的分布在這些噪聲源上，所以可以得到在第J級(jí)應(yīng)該剪除的最低有效位的表達(dá)式為：</p><p><b>　　(3-7)</b></p>

88、;<p>　　其中被稱為第j級(jí)誤差源的噪聲方差增益，是在輸出端通過(guò)剪除以后所引起的量化噪聲，按公式(3-1)進(jìn)行計(jì)算，當(dāng)輸入數(shù)據(jù)位16位，抽取倍數(shù)為32時(shí)，M=2時(shí)通過(guò)第二級(jí)積分器寄存器的位數(shù)應(yīng)該減少4位，其寬度為37位，同理依次遞減。這樣既可以保證在運(yùn)行時(shí)寄存器有足夠的累加精度不會(huì)溢出，也可以保證系統(tǒng)運(yùn)行時(shí)不受剪除所產(chǎn)生的噪聲影響。最重要的是減少了硬件資源的占用。</p><p>　　抽取器部分在

89、具體實(shí)現(xiàn)時(shí)等效為一個(gè)計(jì)數(shù)器和判決器，抽取倍數(shù)為16，這里就不詳細(xì)介紹了。在梳妝部分，由于體統(tǒng)采用M=2，我們需要2個(gè)寄存器和1個(gè)減法器，對(duì)一個(gè)數(shù)做減法運(yùn)算可以看作是加上這個(gè)數(shù)的負(fù)數(shù)(用二進(jìn)制表示)。所以在具體實(shí)現(xiàn)時(shí)可以對(duì)需要做減法的那個(gè)數(shù)先取反加一得到補(bǔ)碼在做加法即可。綜合上面三個(gè)模塊的設(shè)計(jì)，可以得出整個(gè)5級(jí)CIC級(jí)聯(lián)抽取濾波器在FPGA上實(shí)現(xiàn)的結(jié)構(gòu)圖如圖3.5所示。</p><p>　　圖3.5 五級(jí)級(jí)聯(lián)CI

90、C抽取濾波器FPGA實(shí)現(xiàn)結(jié)構(gòu)圖</p><p>　　3.1.3 HB濾波器的設(shè)計(jì)</p><p>　　根據(jù)前面2.3.2對(duì)半帶濾波器的理論分析，本設(shè)計(jì)采用三級(jí)半帶濾波級(jí)聯(lián)，三個(gè)半帶濾波器都設(shè)計(jì)為具有20%的過(guò)渡帶寬。實(shí)現(xiàn)方框圖如圖3.6所示。</p><p>　　圖3.6 多級(jí)半帶濾波器的實(shí)現(xiàn)框圖</p><p>　　在具體設(shè)計(jì)時(shí)需要考慮到

91、濾波器的動(dòng)態(tài)范圍級(jí)數(shù)的問(wèn)題。當(dāng)我們用定點(diǎn)數(shù)設(shè)計(jì)時(shí)需要保護(hù)系統(tǒng)不要?jiǎng)討B(tài)范圍溢出。而第L階FIR的動(dòng)態(tài)范圍級(jí)數(shù)G的最壞情況很容易算出：</p><p><b>　　(3-12)</b></p><p>　　所以總位寬就是輸入為位寬與動(dòng)態(tài)范圍級(jí)數(shù)G的和，例如當(dāng)輸入為8位，G為4時(shí)，需要的位寬位。因此根據(jù)公式(3-12)可計(jì)算出第一級(jí)、第二級(jí)、第三級(jí)半帶濾波器的動(dòng)態(tài)范圍級(jí)數(shù)。

92、</p><p>　　3.1.4 FIR整形濾波器的設(shè)計(jì)</p><p>　　對(duì)于直接型的FIR濾波器，是可以級(jí)聯(lián)的。也就是說(shuō)，在濾波器系數(shù)可變的情況下，可以預(yù)先設(shè)計(jì)好一個(gè)FIR濾波器節(jié)，在實(shí)際應(yīng)用中通過(guò)不斷地調(diào)用FIR濾波器節(jié)，將其級(jí)聯(lián)起來(lái)，用來(lái)完成多階FIR濾波器的設(shè)計(jì)。在進(jìn)行FPGA設(shè)計(jì)時(shí)，該表以組件Component形式構(gòu)建，設(shè)置為ROM結(jié)構(gòu)，提供輸入尋址端口table_in[2.

93、.0]，輸出端口table_out[3..0]。FPGA算法的結(jié)構(gòu)圖如圖3.8所示。 </p><p>　　圖3.8 FPGA實(shí)現(xiàn)分布式算法的硬件結(jié)構(gòu)</p><p>　　FIR濾波器實(shí)質(zhì)上是一個(gè)分節(jié)的延遲線，把每一節(jié)的輸出加權(quán)累加，便得到濾波器的輸出。在實(shí)際應(yīng)用中，為了減少邏輯資源的占有量和提高系統(tǒng)的運(yùn)行速度，對(duì)FIR濾波器需要進(jìn)行優(yōu)化處理。 </p><p>

94、　　由于實(shí)現(xiàn)的是固定系數(shù)的FIR濾波器，所以可以用利用簡(jiǎn)化的過(guò)程(如查找表)減少設(shè)計(jì)所耗用的器件資源。</p><p>　　數(shù)字下變頻器各部分的仿真實(shí)現(xiàn)</p><p>　　本論文關(guān)于數(shù)字下變頻所有部分的設(shè)計(jì)都是基于FPGA的，采用VHDL語(yǔ)言進(jìn)行描述，在QuartusII平臺(tái)中進(jìn)行仿真和實(shí)現(xiàn)。下面給出數(shù)字下變頻器設(shè)計(jì)中各部分的仿真結(jié)果。</p><p>　　4.1

95、 NCO的FPGA仿真結(jié)果</p><p>　　根據(jù)章節(jié)3.1.1所述的基于CORDIC算法的設(shè)計(jì)原理，使用Verilog HDL(硬件描述語(yǔ)言)進(jìn)行描述，通過(guò)QuartusII平臺(tái)進(jìn)行編譯，本設(shè)計(jì)中NCO的工作時(shí)鐘設(shè)為25MHz(工作速度仿真可以達(dá)到160MHz以上)相位累加器的位數(shù)為16位。其時(shí)序仿真圖如下圖4.1所示：</p><p>　　圖4.1 NCO的時(shí)序仿真圖</p

96、><p>　　從圖中可以看出，隨著x_i和y_i的逐漸增加，x_0和y_0也逐漸增加，即為sin和cos的輸出，可見(jiàn)該時(shí)序圖是正確的，也就是說(shuō)用CORDIC流水線算法實(shí)現(xiàn)NCO是可行的。</p><p>　　4.2 五級(jí)級(jí)聯(lián)CIC抽取濾波器FPGA的仿真結(jié)果</p><p>　　本設(shè)計(jì)中采用一個(gè)5級(jí)，16倍抽取，梳狀濾波器延時(shí)為1的CIC。用VHDL描述并仿真成功后，即

97、接近一個(gè)可用的CIC濾波器。通過(guò)在Quartus II平臺(tái)上編譯后，可得到仿真結(jié)果，如圖4.2所示。</p><p>　　圖4.2 CIC的時(shí)序仿真結(jié)果</p><p>　　從圖中可以很明顯的看出，每16個(gè)數(shù)據(jù)都是相同的。所以該濾波器基本上達(dá)到了設(shè)計(jì)的要求。</p><p>　　4.3 半帶濾波器的FPGA仿真結(jié)果</p><p>　　根據(jù)

98、章節(jié)3.1.4的分析設(shè)計(jì)，我采用3階的HB濾波器，以獲得盡可能大的信號(hào)帶寬。</p><p>　　設(shè)計(jì)的參數(shù)要求如下：</p><p>　　單級(jí)濾波器參數(shù)：h=[-6，0，33，0，-114，0，478，782，478，0，-114，0，33，0，6]</p><p><b>　　單級(jí)變速率倍數(shù)：2</b></p><p&g

99、t;<b>　　總變速率倍數(shù)：8</b></p><p>　　將半帶濾波器分為乘法器、加法器、數(shù)據(jù)存儲(chǔ)器等模塊，然后編寫了每個(gè)模塊的VHDL語(yǔ)言程序，源程序見(jiàn)附錄，并在Quartus II開(kāi)發(fā)平臺(tái)上進(jìn)行了驗(yàn)證仿真。如圖4.3所示。由確定的HB濾波器參數(shù)可知，序號(hào)為0、2、4、6、7、8、10、12和14的抽頭系數(shù)為非零數(shù)，其余序號(hào)的抽頭系數(shù)均為零，符合HB濾波器的輸入要求。</p>

100、;<p>　　圖4.3 半帶濾波FPGA仿真波形</p><p>　　從圖中可以看出，經(jīng)過(guò)半帶濾波器后，采樣速率減小了一半，符合設(shè)計(jì)的理念和要求。</p><p>　　4.4 FIR整形濾波器FPGA仿真結(jié)果</p><p>　　對(duì)于線性相位因果FIR濾波器，它的系列具有中心對(duì)稱特性，即h(i)=±h(N-1-i)。令s(i)=x(i) &

101、#177;x(N-1-i)，對(duì)于偶對(duì)稱，可得：</p><p><b>　　(4-1)</b></p><p>　　根據(jù)要求，本論文的設(shè)計(jì)參數(shù)為：</p><p>　　階數(shù) 17階</p><p>　　輸入輸出數(shù)據(jù) 8位有符號(hào)</p><p>　　濾波器類型

102、低通濾波器</p><p>　　采樣頻率 44kHz</p><p>　　截止頻率 10.4kHz</p><p>　　窗函數(shù) 凱塞窗</p><p>　　設(shè)計(jì)輸入序列為[99，0，0，0，70，0，0，0，99，0，0，0，70，…]，進(jìn)行波形仿真后的結(jié)果如圖4.2所示。</p>

103、<p>　　圖4.4 17階FIR濾波器的波形仿真結(jié)果</p><p>　　由上面仿真波形可以讀出結(jié)果(-3，-2，4，6，-4，……)，經(jīng)比較，仿真結(jié)果與輸出信號(hào)理論值(-2.3214，-1.1603，4.2146，6.2187，-3.2654)基本吻合，且波形符合設(shè)計(jì)要求。</p><p><b>　　結(jié) 論</b></p><p

104、>　　由于FPGA具有高集成度和可編程性，用來(lái)實(shí)現(xiàn)數(shù)字下變頻具有系統(tǒng)集成和成本小的優(yōu)勢(shì)，因此本文在數(shù)字下變頻理論的基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的數(shù)字下變頻器，采用了模塊化設(shè)計(jì)思想，將數(shù)字下變頻器按功能不同，分模塊來(lái)實(shí)現(xiàn)，在實(shí)際中根據(jù)系統(tǒng)具體的要求來(lái)設(shè)計(jì)各功能部件，充分利用了FPGA靈活的可編程性。</p><p>　　在混頻模塊中采用了基于CORDIC算法的結(jié)構(gòu)來(lái)實(shí)現(xiàn)數(shù)控振蕩器，在保證精度的同時(shí)減少了硬件

105、資源耗費(fèi)；用CIC濾波器和HB濾波器來(lái)完成不同系數(shù)的抽取(內(nèi)插)；用FIR濾波器對(duì)整個(gè)信道進(jìn)行整形濾波，彌補(bǔ)了CIC濾波器的通帶衰減，節(jié)省了大量的硬件資源。由于上下變頻是個(gè)互逆的過(guò)程，其最大的區(qū)別是下變頻抽取濾波相對(duì)應(yīng)的是上變頻前的插值濾波，所以我只對(duì)SCIC濾波器進(jìn)行了設(shè)計(jì)。不過(guò)，由于時(shí)間有限等個(gè)人原因，我沒(méi)能調(diào)試出此模塊正確的仿真結(jié)果，這也是我在畢業(yè)設(shè)計(jì)中最大的遺憾之一。</p><p>　　最后用VHDL語(yǔ)

106、言對(duì)各部分進(jìn)行硬件描述，通過(guò)Quartus II平臺(tái)進(jìn)行編譯并仿真，驗(yàn)證了設(shè)計(jì)的可行性。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 劉愛(ài)榮,王振成.EDA技術(shù)與CPLD/FPGA開(kāi)發(fā)應(yīng)用簡(jiǎn)明教程[M].北京:清華大學(xué)出版社,2007.</p><p>　　[2] 楊小牛,樓才義,徐建良.軟件無(wú)線電原理與應(yīng)用[M]

107、.第一版.北京:電子工業(yè)出版社,2001.</p><p>　　[3] KambizC.Zangi,R.David Koipillai."Software Radio Issues in Cellular Base Stations".[J].on Selected Area in Communication,1999,17(4): 561-573.</p><p>　

108、　[4] 喻黎霞,王輝,周計(jì)文.基于軟件無(wú)線電的數(shù)字下變頻原理和實(shí)現(xiàn)[J].微處理機(jī),2008,(04).</p><p>　　[5] 崔航,馮小平,趙聯(lián)濤.基于FPGA的軟件無(wú)線電數(shù)字信道化接收機(jī)設(shè)計(jì)[J]. 電子元器件應(yīng)用,2008,(10).</p><p>　　[6] 孫丹丹,楊莘元,趙大勇.數(shù)字下變頻器在軟件無(wú)線電接收機(jī)中的應(yīng)用[J]. 信息技術(shù),2002,(07).</p

109、><p>　　[7] 任天同,屈曉聲,夏宇聞.基于FPGA的軟件無(wú)線電平臺(tái)設(shè)計(jì)[J].電子測(cè)量技術(shù),2008,(02).</p><p>　　[8] 盧繼東.基于FPGA的無(wú)線接收機(jī)下變頻器的設(shè)計(jì)與實(shí)現(xiàn)[D].沈陽(yáng):東北大學(xué)電子信息工程學(xué)院,2005. </p><p>　　[9] 袁偉娜,張翠芳.軟件無(wú)線電中數(shù)字變頻器的設(shè)計(jì)與實(shí)現(xiàn)[J].微處理機(jī), 2002,(10)

110、. </p><p>　　[10] 趙遠(yuǎn)鴻,宋學(xué)瑞.基于FPGA的數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用, 2009,(02).</p><p>　　[11] 史學(xué)書(shū)，陸海峰.軟件無(wú)線電系統(tǒng)中NCO的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2005,(15).</p><p>　　[12] 陳勇.基于FPGA實(shí)現(xiàn)高速專用數(shù)字下變頻器[D].成都:電子科技大學(xué)碩士論文,20

111、05.</p><p>　　[13] 李玉柏,彭啟琮.軟件數(shù)字下變頻的實(shí)現(xiàn)與算法分析[J].通信報(bào),2000,(10).</p><p>　　[14] 申?yáng)|,羅進(jìn)文.數(shù)字下變頻器中多級(jí)抽取濾波器的設(shè)計(jì)與實(shí)現(xiàn)[M].2004，（04）</p><p>　　[15] 劉凌,胡永生譯.數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)[M].北京:清華大學(xué)出版社. 2003.</p>

112、<p><b>　　致 謝</b></p><p>　　歷時(shí)一個(gè)多月的畢業(yè)設(shè)計(jì)，我不僅在知識(shí)技能方面有了很大的進(jìn)步，更重要的是在心智方面有了很高的提升。它歷練了我抗挫折的能力和培養(yǎng)了我微笑面對(duì)困難的陽(yáng)光心態(tài)。</p><p>　　首先，我要感謝我的導(dǎo)師毛小燕老師這一個(gè)月來(lái)對(duì)我的辛勤培養(yǎng)和關(guān)懷。在我開(kāi)始畢業(yè)設(shè)計(jì)期間，毛老師毫無(wú)保留的向我傳授她的知識(shí)和經(jīng)驗(yàn)