外文翻譯---uc3879移相pwm控制器簡化了零電壓過渡全橋變換器的設(shè)計

1、<p><b>　　附錄4</b></p><p>　　UC3879移相PWM控制器簡化了零電壓過渡全橋變換器的設(shè)計</p><p><b>　　拉茲洛 巴洛格</b></p><p><b>　　簡介</b></p><p>　　這篇操作說明書將介紹UC3879集成

2、電路，并與它的前身UC3875/6/7/8作性能上的比較。</p><p>　　這些集成電路提供了所有必要的控制，解碼，保護(hù)和驅(qū)動器的功能，成功地處理了移相控制全橋變換器的操作。該集成解決方案，大大簡化了設(shè)計過程，并為設(shè)計者顯著的節(jié)省了研制時間和印刷電路板設(shè)計。</p><p>　　在中高功率直流到直流電源轉(zhuǎn)換中，用傳統(tǒng)的移相技術(shù)來控制全橋拓?fù)涞膬?yōu)勢已經(jīng)被證明。這種控制方法能在幾乎所有的操

3、作條件下提供很好的控制的dv / dt值和所有初級側(cè)功率級半導(dǎo)體的零電壓開關(guān)。在[1-8]幾個出版物中討論了操作的細(xì)節(jié)，包括全橋變換器諧振轉(zhuǎn)換的等效電路和零電壓開關(guān)的實現(xiàn)條件并描述了進(jìn)一步改善的可能性。這種方法所提供的主要好處是比它對應(yīng)的硬轉(zhuǎn)換簡單的功率級，通過利用電路寄生而不是任其造成損失來提高效率以及較低的電磁干擾。這些顯著的優(yōu)勢是通過一個稍微復(fù)雜的控制算法來實現(xiàn)的。</p><p>　　UNITRODE公司

4、 UC3879相移PWM控制集成電路框圖</p><p>　　UC3879是先前推出的UC3875控制器系列的改進(jìn)版。該IC的內(nèi)部結(jié)構(gòu)如圖1所示。</p><p>　　UC3879的欠壓鎖定水平用戶可由UVSEL引腳選擇。有兩個預(yù)定義的閾值。 ，如果UVSEL引腳是懸空的，當(dāng)提供給VIN引腳的電壓超過15.25V時芯片啟動。UVSEL引腳和VIN引腳外部連接的情況下，操作開在10.75V時

5、開始。不受支配的操作開始，當(dāng)輸入電壓低于9.25V時，UC3879芯片為欠壓鎖定狀態(tài)。同步的振蕩器的工作頻率是由兩個外部元件編程。從RT引腳接地電阻定義定時電容的充電電流，放電電流是內(nèi)部固定在10mA。通過這種方式，相當(dāng)于上出現(xiàn)在芯片 CLKSYNC上的輸出信號的占空比的（DOSC）振蕩器占空比，可以在這樣的基礎(chǔ)關(guān)系上準(zhǔn)確設(shè)置：</p><p>　　推薦的最小運行可靠的脈沖寬度約為250ns，并且所有實際應(yīng)用不應(yīng)

6、超過500ns.因此，應(yīng)當(dāng)依據(jù)時鐘頻率選擇DOSC：</p><p>　　CT引腳和地面之間的連接的定時電容值與已定義的RT值的組合，決定了時鐘頻率(CLOCK)，按下列公式：</p><p>　　在實踐中，選擇適當(dāng)?shù)碾娙葜当入娮枥щy得多。因此，人們可能首先選擇合適的電容值，以實現(xiàn)基于以下幾個簡單的表的要求：</p><p>　　選擇定時電容的值后，可以計算出所需的

7、電阻：</p><p>　　圖2顯示了在最常用的頻率范圍內(nèi)的時間方程的解決方案。它提供了一個快速指南，估計所需的電阻值。</p><p>　　在自由運行操作時電容電壓在0V和2.9V之間近似線性變化。自由運行和同步操作的典型工作波形顯示在圖3。</p><p>　　同步性可以通過另一UC3879 CLKSYNC引腳的控制或由外部電路如圖4所示來實現(xiàn)。在這兩種情況下，

8、所有的芯片以最高的自由運行頻率和IC或外部時鐘信號同步。由于電容電流加載到線路上，電阻R1到Rn可能需要終止同步總線并且保持同步脈沖變窄。</p><p>　　使用本地定時元件的一個額外的好處是，每個振蕩器被允許同步連接到損壞的芯片而沒有任何功能上的損失。</p><p>　　輸出調(diào)節(jié)是通過使用10MHz的增益帶寬的誤差放大器實現(xiàn)的。內(nèi)部誤差放大器的同相輸入端連接到2.5V的參考電壓。反相

9、輸入端和放大器的輸出可以實現(xiàn)反饋補償。</p><p>　　誤差放大器的輸出是用來控制的高速PWM電路的。此信號與芯片的一個電壓范圍從0到2.9V的斜坡輸入電壓作比較。軟啟動通過從電容到地的軟啟動引腳（SS）實現(xiàn)。在軟啟動期間，軟啟動輸出誤差放大器的鉗位電容電壓從零逐漸上升到約4.8V。它對應(yīng)于由確切的實現(xiàn)限定的脈沖寬度，相移或峰值電流。</p><p>　　UC3879是同樣適用于傳統(tǒng)的

10、電壓模式控制或峰值電流模式控制。在電壓模式下使用時，CT信號直接送入斜坡終端，如圖5所示。在通常的操作模式，斜坡信號是電流檢測信號和定時電容派生的電壓的斜坡補償?shù)目偤停鐖D6所示。。他們提供逐周期和關(guān)機電流限制保護(hù)，電壓或電流模式操作。在圖7的特征波形。故障保護(hù)由兩個獨立的電流限制電路建立，它們接受 0V至2.5V的CS輸入引腳上的電流檢測信號。他們能在電壓或電流模式下提供逐周期和關(guān)機電流限制保護(hù)。特征波形如圖7所示。</p>

11、;<p>　　在CS引腳上的瞬時電壓仍低于第一個臨界值，2V時故障保護(hù)電路是無效的。當(dāng)CS引腳上的信號超過2V現(xiàn)有的輸出脈沖將被終止。第一級過載保護(hù)提供了一種有效的防御機制以防止一次側(cè)的側(cè)半導(dǎo)體電流過大并為變換器建立一個粗略的基于逐周期電流限制功能的輸入功率限制。但在更嚴(yán)重的過載條件下，這種保護(hù)方法是不夠的。對于這些情況下，UC3879提供一個第二層的安全。當(dāng)CS引腳上的電流檢測信號超出（即使是瞬間）2.5V的最大值，芯片

12、業(yè)將啟動一個完整的軟啟動周期，以防止災(zāi)難性的失敗。如果負(fù)載條件不改變，打嗝模式將建立，以減少元件應(yīng)力并將平均功耗限制到一個故障安全水平。</p><p>　　四個圖騰柱輸出的UC3879，每個都能提供100mA的峰值驅(qū)動電流。這些輸出用于驅(qū)動外部柵極驅(qū)動電路。這增強了整體設(shè)計的魯棒性。為了進(jìn)一步減少傳回的模擬電路的噪聲，輸出部分擁有其自己的集電極電源（VC）和地（PGND）連接。局部解耦電容和串聯(lián)阻抗輔助電源，更

13、加提高了其性能。四個穩(wěn)態(tài)輸出的時序關(guān)系如圖8所示</p><p>　　促進(jìn)零電壓開關(guān)輸出操作的驅(qū)動命令之間的延遲是由DELAYSET輸入來決定的。延遲時間是由從延遲設(shè)置引腳到接地點之間的電阻Rd電流決定。使用電流接收器代替連接到延遲設(shè)置引腳的電阻可以精度提高。</p><p>　　延遲時間可以由下列公式計算：</p><p>　　UC3879的一個獨特的功能是具有

14、分別控制區(qū)別于C-D輸出的 A-B輸出延遲的能力。這種能力可容納不同的能量水平，對橋電路各個橋臂的開頭和結(jié)尾的諧振過渡有用[7-9]。不能優(yōu)化每個持續(xù)時間通常會導(dǎo)致在某些操作條件下的零電壓開關(guān)全橋變換器開關(guān)松動。</p><p>　　逐周期基礎(chǔ)上的最佳的延遲時間，對流動在變壓器的初級繞組實際電流的起作用。基于負(fù)載條件，這個電流值可以很容易地改變10倍甚至100倍。這會導(dǎo)致所需的延遲時間變化較大，從而自適應(yīng)編程的延

15、遲對某些應(yīng)用程序可能是理想的。</p><p>　　圖9中引入了一個簡單的外部電路來實現(xiàn)基于感應(yīng)電流瞬時值的可變延遲時間。由電阻網(wǎng)絡(luò)連接到運算放大器正輸入確定最低比例和最大延遲時間。TdelayA- B和TdelayC- D的實際值可由各自的晶體管和地面發(fā)射器之間的電阻進(jìn)行縮放。</p><p>　　這些延遲可以由幾種沿外部柵極驅(qū)動電路的方法實現(xiàn)，設(shè)置零延遲也可以簡單地由連接延遲集輸入到芯

16、片的5.0V參考端提供。</p><p>　　精度、短路保護(hù)5.0 V帶隙參考適用于外部功能。</p><p>　　UC3879 VS. UC3875/6/7/8</p><p>　　盡管UC3879保留了UC3875的工作原理和的基本架構(gòu)。但是，請大家注意，新的芯片增強和增加的功能仍然是重要的。表1總結(jié)了兩個控制器之間的差異。這導(dǎo)致電路設(shè)計也將更加突出。</

17、p><p><b>　　欠壓鎖定</b></p><p>　　欠壓鎖定電路利用一個邏輯輸入（UVSEL）來實現(xiàn)在兩個可用的電壓（15.25V/10.75V）之間選擇。這種方案的優(yōu)點是，它可以配置欠壓閉鎖閾值而無需外部元件。 UC3879提供與多個零件編號的UC3875/6/7/8系列提供的相同的欠壓鎖定水平。</p><p><b>　　

18、供電電流</b></p><p>　　UC3879的電源電流需求已顯著減少。雖然啟動電流保持相同，約為150μA，但是電路工作電源電流從45毫安下降到約27毫安。增益由減少內(nèi)部偏置電流獲得。這樣，最高工作頻率已降低，柵極驅(qū)動原理也發(fā)生了改變。 UC3879期望有一個高電流柵極驅(qū)動器連接到其輸出而不是像UC3875系列的直接驅(qū)動能力。</p><p><b>　　振蕩器

19、部分</b></p><p>　　UC3879的突出特點時完全重新設(shè)計的振蕩器電路能提供更好的抗噪聲性能，溫度穩(wěn)定性和線性度。定時電容的充電電流是不變的，產(chǎn)生一個傳導(dǎo)期間線性，正斜率的定時電容。這樣的電壓水平適合為電壓模式控制直接提供斜坡信號。同樣，在在峰值電流模式控制的情況下使用定時電容的電壓可以毫不費力地實現(xiàn)斜坡補償。工作頻率由分別連接到各自引腳上的RT和CT進(jìn)行編程。</p>&l

20、t;p><b>　　誤差放大器</b></p><p>　　這兩款集成電路都是使用10MHz的增益帶寬放大器調(diào)節(jié)輸出電壓。 UC3879誤差放大器的同相輸入端從內(nèi)部連接到2.5V基準(zhǔn)而不是像UC3875系列的由外部提供參考。</p><p>　　在恒定的輸出電壓的應(yīng)用的方面，UC3879不僅保留為反饋放大器產(chǎn)生參考值的組件，而且如果需要輸出電壓編程的話，它還需要

21、更多的元件和更復(fù)雜的解決方案。在設(shè)計中初級和次級端控制器之間的隔離系統(tǒng)將不會有任何的區(qū)別，控制芯片的誤差放大器通常被配置為處理轉(zhuǎn)換器二次側(cè)傳回的誤差信號的電壓跟隨器。</p><p><b>　　逐周期電流限流</b></p><p>　　這項新功能只能在UC3879控制器里實現(xiàn)。它能在過載條件下為初級側(cè)變換器提供準(zhǔn)確的開關(guān)逐周期電流保護(hù)。在每個開關(guān)周期中，當(dāng)電流檢測

22、信號超過2V的內(nèi)部設(shè)置的參考電壓時，被利用作逐周期電流限制的快速比較器將使有效的間隔終止。第一層次的過載保護(hù)裝置適用于最大功率功率級受限制且不會導(dǎo)致打嗝類型的操作。</p><p><b>　　延遲電路</b></p><p>　　如前所述，在同一橋臂的一個開關(guān)關(guān)閉和另一個開關(guān)開通之間的時間間隔對電路性能產(chǎn)生深遠(yuǎn)的影響。需要注意的是程序控制的延遲時間需要適應(yīng)任何高電流

23、門電路和變壓器引入的延遲。</p><p>　　允許UC3879的輸出之間的零延遲能為設(shè)計師提供了更大的自由來實現(xiàn)這些所需的延遲。其他可能指向程序的必要的延遲是高電流柵極驅(qū)動器或柵極驅(qū)動變壓器的二次側(cè)的輸入。所有這些解決方案有其利弊，在實際應(yīng)用時需要慎重考慮。</p><p><b>　　輸出驅(qū)動器</b></p><p>　　兩個控制器的輸出

24、推挽驅(qū)動器具有相同的結(jié)構(gòu)。它們擁有各自的能量路徑，并且在欠壓鎖定是一直保持低電平有效。然而，輸出額定電流有顯著不同。以其2A的峰值電流，UC3875系列就是為最常用的電源開關(guān)的直接的驅(qū)動?xùn)艠O或是柵極驅(qū)動的變壓器準(zhǔn)備的。</p><p>　　然而，隨著芯片尺寸不斷增加，單獨的驅(qū)動芯片對消除模擬控制部分產(chǎn)生的不受歡迎的功耗和噪音有利。在這方面，UC3879被設(shè)計成工作在有外部高電流柵極驅(qū)動電路情況下。其100mA的峰

25、值電流的快速輸出能力，特別適合驅(qū)動這些設(shè)備的TTL或MOSFET輸入級。</p><p>　　UC3879設(shè)計靈活性</p><p>　　除了一些改進(jìn)的功能和增加的功能，UC3879最大程度地提供外部元件數(shù)量最少的設(shè)計靈活性。表2顯示了不同的設(shè)置的可能性，UC3875系列中四個不同的零件號碼提供不同的方案以實現(xiàn)相同的功能。</p><p><b>　　附錄

26、5</b></p><p>　　UNITRODE CORPORATION U-154</p><p>　　THE NEW UC3879 PHASE-SHIFTED PWM CONTROLLER SIMPLIFIES THE DESIGN OF ZERO VOLTAGE TRANSITION FULL-BRIDGE C

27、ONVERTERS</p><p>　　by Laszlo Balogh</p><p>　　INTRODUCTION</p><p>　　This Application Note will introduce the UC3879 integrated circuit and compare its performance to its predecessors

28、, the UC3875/6/7/8 controller family. These integrated circuits provide all necessary control, decoding, protection and drive functions to successfully manage the operation of the full-bridge converter with phase-shifte

29、d control. This integrated solution greatly simplifies the design procedure and offers significant savings in development time and printed circuit board real-estate f</p><p>　　Using the conventional full-bri

30、dge topology with phase-shifted control technique has already demonstrated its superiority in medium to high power, DC-to-DC power conversion. This control method provides well controlled dv/dt values and zero-voltage sw

31、itching of all primary side semiconductors in the power stage over nearly all operating conditions. Several publications [1-8] discussed the details of operation including equivalent circuits for the resonant transitions

32、 for both legs of the bridge </p><p>　　UNITRODE UC3879 PHASE-SHIFT PWM CONTROL IC - BLOCK DIAGRAM</p><p>　　The UC3879 is an improved version of the previously introduced UC3875 controller family

33、. The internal architecture of the IC is shown in Figure 1.The undervoltage lockout level of the UC3879 is user selectable by the UVSEL pin. Two predefined thresholds are available. If the UVSEL pin is floating, the chip

34、 starts running when the supply voltage exceeds 15.25V on the VIN pin. In case the UVSEL pin is externally connected to the VIN pin, operation starts at 10.75V. Independent of the selected star</p><p>　　The

35、minimum recommended pulse width for reliable operation is around 250nsec and for all practical applications it should not exceed 500nsec.Hence, DOSC shall be determined based on the clock frequency as:</p><p&g

36、t;　　The timing capacitor, connected between the CT pin and ground, in combination with the already defined RT value determines the clock frequency (CLOCK) by the following formula:</p><p>　　In practice, the

37、selection of proper capacitance values are much more difficult than those of the resistors. Therefore, one might first select the appropriate capacitor value to fulfill the requirement based on the following simple table

38、:</p><p>　　After choosing the value of the timing capacitor, the required resistance can be calculated as:</p><p>　　Figure 2 shows the solution of the timing equations for the most commonly used

39、 frequency range. It offers a quick guide to estimate the required resistor value.</p><p>　　During free-running operation the capacitor voltage changes between nearly 0V and 2.9V linearly. Typical operating

40、waveforms for free-running and synchronized operation are demonstrated in Figure 3.</p><p>　　Synchronization can be attained by driving the CLKSYNC pin from another UC3879 or by external circuitry as shown i

41、n Figure 4.</p><p>　　In both cases, all ICs will synchronize to the IC or external clock signal with the highest free-running frequency. The resistors R1 to Rn may be needed to properly terminate the synchro

42、nization bus and to keep the sync pulse narrow due to capacitance loading the line.</p><p>　　An additional benefit of using local timing components for each individual oscillator is that it allows the synchr

43、onizing connections among the ICs to be broken without any local loss of functionality. Output regulation is achieved using the 10MHz gain bandwidth on-board error amplifier. The noninverting input of the error amplifier