測(cè)距雷達(dá)信號(hào)處理研究.pdf

1、雷達(dá)信號(hào)處理系統(tǒng)是現(xiàn)代雷達(dá)的重要組成部分，雷達(dá)接收到目標(biāo)反射回來的信號(hào)后，要最大限度地提取目標(biāo)的位置信息和速度信息，以便對(duì)控制區(qū)域內(nèi)的目標(biāo)運(yùn)動(dòng)參數(shù)進(jìn)行估計(jì)，實(shí)現(xiàn)對(duì)目標(biāo)的高精度跟蹤。由于雷達(dá)的應(yīng)用環(huán)境很廣，工作環(huán)境也復(fù)雜多變，因此對(duì)雷達(dá)信號(hào)處理提出了各種各樣的要求。目前雷達(dá)信號(hào)處理已經(jīng)從簡單的在噪聲中檢測(cè)信號(hào)，逐步發(fā)展到具有抑制各種雜波、抗各種電磁干擾的能力；從視頻處理發(fā)展到零中頻處理和中頻處理，從時(shí)域處理發(fā)展到時(shí)域-頻域處理；從測(cè)角-測(cè)

2、距-測(cè)速處理發(fā)展到成像處理等，其功能越來越多，性能越來越高。而這些功能的實(shí)現(xiàn)與匹配濾波、動(dòng)目標(biāo)檢測(cè)（MTD）及恒虛警（CFAR）處理等技術(shù)密不可分。
　　本文是以某測(cè)量距離雷達(dá)的需求為研究背景，為了解決該雷達(dá)探測(cè)距離和發(fā)射功率以及接收機(jī)靈敏度之間的矛盾，本測(cè)距系統(tǒng)發(fā)射信號(hào)采用了線性調(diào)頻體制，在信號(hào)處理器中完成對(duì)目標(biāo)信號(hào)回波的脈沖壓縮、MTD及 CFAR處理。本文主要針對(duì)匹配濾波和雜波抑制兩方面問題進(jìn)行了研究，并對(duì)在頻率域?qū)崿F(xiàn)線性調(diào)

3、頻信號(hào)脈沖壓縮技術(shù)、CFAR技術(shù)以及在FPGA中實(shí)現(xiàn)塊浮點(diǎn)快速傅里葉變換（FFT）運(yùn)算等技術(shù)進(jìn)行了具體闡述。
　　在綜合考慮了FPGA器件發(fā)展水平、穩(wěn)定供貨渠道等多方面因素的前提下，為降低數(shù)字處理器運(yùn)算量，提高系統(tǒng)性價(jià)比，本文采用了快速卷積算法實(shí)現(xiàn)線性調(diào)頻信號(hào)數(shù)字脈沖壓縮。同時(shí)，利用塊浮點(diǎn)算法，較好的解決了定點(diǎn)運(yùn)算精度差和浮點(diǎn)運(yùn)算處理器硬件價(jià)格高、運(yùn)算速度慢的矛盾。在此基礎(chǔ)上選定了FPGA的具體型號(hào)，完成了相關(guān)設(shè)計(jì)工作。
　

4、　通過對(duì)線性調(diào)頻信號(hào)產(chǎn)生、脈沖壓縮、MTD等原理的計(jì)算機(jī)數(shù)字仿真，并通過把帶有雜波的信號(hào)加載到FPGA上，進(jìn)行塊浮點(diǎn)FFT半實(shí)物仿真，對(duì)系統(tǒng)設(shè)計(jì)理論進(jìn)行了驗(yàn)證，各項(xiàng)仿真試驗(yàn)結(jié)果與理論相吻合，證明了系統(tǒng)設(shè)計(jì)原理正確。
　　本文是以某測(cè)量距雷達(dá)為研制背景，通過對(duì)信號(hào)處理器幾個(gè)主要問題的研究，成功完成了在FPGA內(nèi)實(shí)現(xiàn)線性調(diào)頻脈沖壓縮、塊浮點(diǎn)FFT運(yùn)算等功能。本文所做的工作，對(duì)某測(cè)距雷達(dá)研制具有一定的推動(dòng)作用，同時(shí)對(duì)其它雷達(dá)信號(hào)處理系統(tǒng)