基于FPGA的SCI-RT節(jié)點(diǎn)的研究與實(shí)現(xiàn).pdf

1、國家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡，本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，在其基礎(chǔ)上設(shè)計(jì)出滿足SCI/RT協(xié)議的接口模型，并在每個(gè)SCI/RT通信節(jié)點(diǎn)中加入數(shù)據(jù)的優(yōu)先級(jí)判斷，從而滿足數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性要求。 本文以此為背景，對(duì)基于FPGA的SCI/RT節(jié)點(diǎn)進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議和SCI/RT協(xié)議，并分析兩者的異同點(diǎn)。而后介紹數(shù)字硬件開發(fā)的一些基礎(chǔ)，再介紹SCI/

2、RT接口的總體及詳細(xì)設(shè)計(jì)，并對(duì)最終硬件邏輯進(jìn)行仿真測試。 SCI/RT節(jié)點(diǎn)模型包含發(fā)送和接收存儲(chǔ)器、旁路FIFO、地址解碼、狀態(tài)管理寄存器、多路復(fù)用器、Aurora模塊和高速串行通信接口等利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；地址解碼和多路復(fù)合分別被實(shí)

3、現(xiàn)在控制邏輯中；最后采用OPB—PCI橋接核實(shí)現(xiàn)了CPCI接口邏輯。 本課題采用SOPC方案來實(shí)現(xiàn)FPGA邏輯設(shè)計(jì)。采用Verilog硬件描述語言實(shí)現(xiàn)旁路FIFO；采用VHDL硬件描述語言來實(shí)現(xiàn)Aurora鏈路層模塊。在Xilinx ISE中分別實(shí)現(xiàn)旁路FIFO和Aurora模塊的功能及時(shí)序仿真；最后在EDK中實(shí)現(xiàn)整體設(shè)計(jì)，下載到開發(fā)板上，并利用ChipScope Pro在線邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，比較仿真結(jié)果滿足預(yù)先的期望，