輸出可編程的同步降壓型DC-DC芯片設(shè)計(jì)及穩(wěn)定性分析.pdf

1、本論文基于科研項(xiàng)目“電源管理類集成電路關(guān)鍵技術(shù)理論研究與設(shè)計(jì)”，主要研究一款輸出可編程的高效率降壓型DC/DC轉(zhuǎn)換器XD2018的設(shè)計(jì)與實(shí)現(xiàn)工作。
　　 本文全面而系統(tǒng)地研究了降壓型DC/DC轉(zhuǎn)換器的基本工作原理，為XD2018的設(shè)計(jì)與實(shí)現(xiàn)提供了理論指導(dǎo)。系統(tǒng)設(shè)計(jì)采用電流模脈寬調(diào)制控制方案，大大提高了芯片的電源電壓和負(fù)載變化的瞬態(tài)響應(yīng)性能，并且設(shè)計(jì)了斜坡補(bǔ)償電路以消除電流模DC/DC轉(zhuǎn)換器中占空比大于50％時(shí)出現(xiàn)的開環(huán)不穩(wěn)定、亞

2、諧波振蕩、對(duì)噪聲敏感等缺點(diǎn)。芯片XD2018采用了內(nèi)置同步整流技術(shù)，提高效率的同時(shí)還節(jié)約了PCB板的面積。對(duì)輸出電壓進(jìn)行采樣的反饋電阻也被內(nèi)置在芯片中，不需再外接電阻，也節(jié)省了PCB板的面積。
　　 出于REF引腳到輸出的電壓增益被芯片內(nèi)部的反饋電阻設(shè)置為3，故當(dāng)外接的DAC驅(qū)動(dòng)REF從O.1V到1.167V變化時(shí)，就可實(shí)現(xiàn)輸出從0.3V到3.5V變化的動(dòng)態(tài)編程。當(dāng)REF上的電壓大于1.2V時(shí)，使內(nèi)部旁路P管導(dǎo)通把輸出電壓Vou

3、T同輸入電壓VIN直接相連，避免了由電感造成的功耗。
　　 論文針對(duì)DC/DC功率級(jí)電路的非線性特性，利用“電路平均法”實(shí)現(xiàn)線性化以指導(dǎo)穩(wěn)定性分析；針對(duì)XD2018電流環(huán)穩(wěn)定性，分析了峰值電流模DC/DC轉(zhuǎn)換器中的斜坡補(bǔ)償技術(shù)，給出了分段線性的補(bǔ)償方案；針對(duì)電壓環(huán)的穩(wěn)定性，采用Matlab軟件對(duì)電壓環(huán)頻域特性進(jìn)行仿真驗(yàn)證，從而恰到好處地實(shí)現(xiàn)了頻率補(bǔ)償。
　　 芯片XD2018采用0.5um CMOS工藝，并用Hspice