基于FPGA的變碼速率調(diào)制技術(shù)研究與設(shè)計.pdf_第1頁
已閱讀1頁，還剩59頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、全數(shù)字調(diào)制技術(shù)是當前通信領(lǐng)域研究的一個熱點問題。本文以實現(xiàn)2k~2.048Mbps傳輸速率的變碼速率全數(shù)字QPSK調(diào)制器為目標，對全數(shù)字調(diào)制器結(jié)構(gòu)、基帶成形濾波、高倍可變內(nèi)插以及基于FPGA的信號處理算法等問題進行了研究，編寫了調(diào)制模塊的VHDL程序，完成了軟件環(huán)境下的驗證調(diào)試，并設(shè)計實現(xiàn)了板級調(diào)試系統(tǒng)。
　　論文研究的重點是基帶成形算法和高倍可變內(nèi)插因子的內(nèi)插算法。首先從降低鄰近碼間干擾原則出發(fā)，討論了基帶成形的基本原理與升余弦

2、滾降濾波器的時頻特性，重點分析將理想的滾降波形g(t)數(shù)字化后對頻譜的影響，并且根據(jù)系統(tǒng)指標，確定了各項參數(shù)，給出了具體的設(shè)計舉例和仿真結(jié)果。在此基礎(chǔ)上，針對成形濾波器的特點，研究了高效的查表結(jié)構(gòu)和多相結(jié)構(gòu)的硬件實現(xiàn)算法，并給出查表結(jié)構(gòu)的ROM表數(shù)據(jù)。之后討論了多速率信號處理的基本理論，比較了不同的內(nèi)插算法，分析了半帶濾波器和CIC內(nèi)插濾波器的計算代價、時頻性能，以及各自的抑制鏡像特性。由于CIC濾波器的通帶衰減較大，論文著重研究了CI

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論