基于FEC新算法的遠(yuǎn)程醫(yī)療系統(tǒng)數(shù)據(jù)傳輸糾錯(cuò)編碼解碼器.pdf

1、針對(duì)遠(yuǎn)程醫(yī)療系統(tǒng)數(shù)據(jù)傳輸丟包問(wèn)題,我們從數(shù)字通信系統(tǒng)按位串和碼元運(yùn)算的FEC(Forward Error Correction,前向糾錯(cuò))技術(shù)出發(fā),基于有限域理論,得出一種數(shù)據(jù)糾錯(cuò)/恢復(fù)率高、結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)靈活、應(yīng)用有效且適用于IP網(wǎng)通信的FEC新算法.而且,我們以FPGA(Field Programmable Gates Array,現(xiàn)場(chǎng)可編程門陣列)/CPLD(Complex Programmable Logic Device,復(fù)雜

2、可編程邏輯器件)Altera FLEK10K系列EPF10K10LC84-4芯片為核心,使用EDA(Electronic Design Automation,電子設(shè)計(jì)自動(dòng)化)工具軟件MAX+plus Ⅱ開(kāi)發(fā)系統(tǒng)和VHDL(VHSIC HDL——Very High Speed Integrated Circuit Hardware Description Language,超高速集成電路硬件描述語(yǔ)言),并且結(jié)合PC接口、匯編語(yǔ)言與C/C+

3、+語(yǔ)言,創(chuàng)新性地將該算法應(yīng)用于硬件電路中,發(fā)明出一種基于該FEC新算法的遠(yuǎn)程醫(yī)療系統(tǒng)數(shù)據(jù)傳輸糾錯(cuò)編碼解碼器.該編碼解碼器不僅可以在不做任何算法和電路改動(dòng)情況下,由系統(tǒng)數(shù)據(jù)傳輸軟件編程人員根據(jù)當(dāng)前網(wǎng)絡(luò)狀況,在算法允許的丟包率范圍內(nèi),靈活調(diào)節(jié)編碼解碼器可實(shí)現(xiàn)的數(shù)據(jù)傳輸糾錯(cuò)/恢復(fù)率,而且還能把遠(yuǎn)程醫(yī)療系統(tǒng)中通常需要用軟件實(shí)現(xiàn)的龐大復(fù)雜、時(shí)延冗長(zhǎng)的數(shù)據(jù)糾錯(cuò)/恢復(fù)運(yùn)算,改為通過(guò)PC接口的硬件電路高速實(shí)現(xiàn),減少了寶貴的CPU資源和機(jī)器時(shí)間的大量占用