對(duì)一種SOC總線系統(tǒng)的驗(yàn)證.pdf

1、SOC(system On a chip)設(shè)計(jì)的顯著特點(diǎn)為IP的可重用性，從而保證了較短的開發(fā)時(shí)間，由于底層已驗(yàn)證模塊的大量使用，各模塊的粘合，即總線系統(tǒng)的設(shè)計(jì)問題顯得越來越突出。 隨著集成電路規(guī)模的不斷擴(kuò)大，設(shè)計(jì)驗(yàn)證成為集成電路設(shè)計(jì)中最重要的任務(wù)。不同的驗(yàn)證方法不斷出現(xiàn)，包括隨機(jī)測(cè)試生成，基于覆蓋率驅(qū)動(dòng)的測(cè)試方法等等，但都有其缺點(diǎn)。 本文對(duì)于SOC總線系統(tǒng)的驗(yàn)證，提出一種基于模擬仿真和覆蓋率分析的方法。前期使用帶約束的

2、隨機(jī)測(cè)試向量輸入待驗(yàn)證系統(tǒng)進(jìn)行模擬仿真，在達(dá)到一定條件后停止仿真。然后分析結(jié)果：如果仿真時(shí)間已經(jīng)足夠長(zhǎng)但是覆蓋率并不高，則改進(jìn)測(cè)試向量的產(chǎn)生方法，調(diào)整其約束，重新產(chǎn)生測(cè)試向量進(jìn)行模擬仿真；如果覆蓋率已經(jīng)達(dá)到要求，則分析當(dāng)前的覆蓋率情況，然后手工生成測(cè)試向量來驗(yàn)證尚未驗(yàn)證到的部分。然后本文對(duì)一款SOC的總線系統(tǒng)進(jìn)行了驗(yàn)證。首先通過模塊劃分的辦法，對(duì)SOC總線的各個(gè)模塊分別進(jìn)行驗(yàn)證完畢后再進(jìn)行整個(gè)系統(tǒng)的驗(yàn)證，從而減少驗(yàn)證時(shí)模擬仿真所需時(shí)間，

3、降低驗(yàn)證的難度。然后使用此方法此SOC的總線系統(tǒng)的各個(gè)部分進(jìn)行驗(yàn)證，得到了良好的驗(yàn)證結(jié)果。 然后本文使用抽象模型檢測(cè)技術(shù)，對(duì)SOC總線系統(tǒng)的一級(jí)總線進(jìn)行進(jìn)一步的驗(yàn)證。首先通過引進(jìn)虛擬時(shí)鐘代替原來時(shí)鐘的辦法，解決了多時(shí)鐘域電路形式化驗(yàn)證時(shí)無法識(shí)別多個(gè)時(shí)鐘因而無法進(jìn)行驗(yàn)證的問題，然后分析了引進(jìn)虛擬時(shí)鐘后的復(fù)雜度，證明此方法對(duì)于驗(yàn)證的復(fù)雜度并無多大影響。然后通過使用對(duì)無關(guān)變量進(jìn)行約束，模塊細(xì)化以及相似性縮略等辦法，把原來要驗(yàn)證的模塊逐