電子式互感器合并單元同步時鐘模塊的設計.pdf_第1頁
已閱讀1頁，還剩64頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、本文針對電子式互感器合并單元的時鐘同步問題，提出了基于FPGA和Verilog HDL語言并遵循IEC60044-8和IEC61850-9-1標準的解決方案。文中首先分析了各種可能對同步時鐘精度產生影響的因素，討論了幾種保證同步時鐘精度和穩(wěn)定度的方法。然后利用GPS時鐘信號和晶振時鐘信號精度互補的特點，提出了一種利用GPS時鐘同步晶振時鐘的新方法。該方法首先利用GPS秒脈沖，精確測量晶體時鐘頻率，然后經過誤差校正，用硬件定時器對晶體時鐘

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論