QAM解調(diào)芯片中Reed-Solomon譯碼的設(shè)計(jì)與VLSI實(shí)現(xiàn).pdf

1、Reed-Solomon碼(簡稱RS碼)由于其具有優(yōu)秀的糾正突發(fā)錯(cuò)誤和隨機(jī)錯(cuò)誤的能力,在高清晰數(shù)字電視(HDTV)、數(shù)字存儲設(shè)備(磁盤陣列、CD、DVD等)、無線通信系統(tǒng)(移動(dòng)電話、微波中繼等)、寬帶調(diào)制解調(diào)(如ADSL)等系統(tǒng)中具有廣泛的應(yīng)用：同時(shí),它也是數(shù)字有線視頻廣播(DVB-C)標(biāo)準(zhǔn)采用的信道編譯碼方式,本文著重研究DVB-C接收系統(tǒng)中RS譯碼器的設(shè)計(jì)與VLSI實(shí)現(xiàn),它是前向糾錯(cuò)(FEC)部分的核心。 論文論述了RS編譯

2、碼原理及相關(guān)算法,然后針對QAM解調(diào)芯片中的RS譯碼模塊,從核心算法的選擇出發(fā)著重分析對比了四種譯碼方式,并最終選用了便于硬件實(shí)現(xiàn)且計(jì)算量相對較小的時(shí)域BM迭代算法作為求解關(guān)鍵方程的主要方法。本設(shè)計(jì)的重點(diǎn)為在滿足性能要求的前提下,如何盡量做到芯片面積的節(jié)省。為此,在設(shè)計(jì)中選用了合適的有限域運(yùn)算電路結(jié)構(gòu)并特別提出了關(guān)鍵方程求解的復(fù)用結(jié)構(gòu),對電路結(jié)構(gòu)進(jìn)行了充分簡化,從而減小了電路規(guī)模。 RS譯碼器的VLSI實(shí)現(xiàn)嚴(yán)格按照數(shù)字集成電路的

3、設(shè)計(jì)流程完成。首先,采用Simulink模型對RS編譯碼系統(tǒng)進(jìn)行算法仿真：接著,按照邏輯設(shè)計(jì)時(shí)給出的電路結(jié)構(gòu)用Verilog-HDL硬件描述語言以Top-Down方式編寫代碼；然后,進(jìn)行代碼的VCS功能仿真并利用Design Compiler工具進(jìn)行邏輯綜合和優(yōu)化,綜合結(jié)果表明,本文設(shè)計(jì)的RS譯碼器只有23159門(不含F(xiàn)IFO);隨后進(jìn)行了FPGA驗(yàn)證,驗(yàn)證結(jié)果表明,在DVB-C標(biāo)準(zhǔn)要求的28.8MHz時(shí)鐘處理速度下,RS譯碼模塊完全