面向擴頻通信的粗粒度可重構陣列電路研究.pdf

1、隨著可編程邏輯器件的快速發(fā)展，可編程邏輯器件以其較好的靈活性及通用性迅速成為一種新的硬件實現(xiàn)方案，彌補了通用處理器(GPP)和ASIC兩者不能兼顧靈活性和通用性的不足，極大地提高了電路運算速度和靈活性，可重構硬件得到了迅猛發(fā)展。目前面向特定應用領域的可重構硬件系統(tǒng)研究是研究熱點之一。本文研究了面向擴頻通信的粗粒度可重構陣列電路設計，論文的主要研究工作包括：
　　 （1）分析了目前可重構計算體系結構研究中存在的問題，并結合擴頻通信

2、中常用算法的特點，給出了面向擴頻通信的可重構細胞電路應具有的特點。
　　 （2）設計了一種新的粗粒度可重構陣列電路系統(tǒng)架構，介紹了陣列電路中細胞（CELL）的詳細結構及細胞內(nèi)部模塊的設計方案，介紹了互連資源結構及其配置位的設計方案，根據(jù)陣列電路的結構特點設計了一種電路配置控制單元，采用分割陣列電路配置信息的方法，將細胞及周邊模塊的配置信息獨立存儲并進行配置，縮小了整個陣列電路的重構時間。
　　 （3）設計了一種新的線性反

3、饋移位寄存器結構，在傳統(tǒng)線性反饋移位寄存器的基礎上加入寄存器組，提高了偽隨機序列的產(chǎn)生速度。
　　 （4）對陣列電路的細胞（CELL）、互連資源、配置控制單元進行了仿真分析，并在陣列電路上實現(xiàn)了直接序列擴頻、四階FIR濾波器及偽碼捕獲的映射，實驗結果證明了陣列電路的正確性和可行性。
　　 本課題研究工作受國家自然科學基金(60871009，60374008，90505013)和航空科學基金(2006ZD52044，041