CMOS電感電容壓控振蕩器設(shè)計.pdf

1、隨著無線通信的飛速發(fā)展，市場對射頻集成電路產(chǎn)生了巨大需求。CMOS射頻集成電路以其成熟的工藝，低成本低功耗的優(yōu)點，成為射頻集成電路的發(fā)展趨勢。射頻電路中壓控振蕩器VCO占有非常重要的地位，它是鎖相環(huán)時鐘恢復(fù)電路以及頻率綜合器的重要組成電路。由于它的輸出頻率的隨機起伏抖動和相位噪聲對電路的時間準(zhǔn)確性有直接的影響，因而成為CMOS RF IC設(shè)計的瓶頸。而片上電感低的品質(zhì)因數(shù)是影VCO工作性能的關(guān)鍵器件。 本論文系統(tǒng)論述了CMOS電

2、感電容壓控振蕩器的理論和實現(xiàn)方法，對應(yīng)用于鎖相環(huán)電路中的CMOS負(fù)阻抗型壓控振蕩器進(jìn)行了電路結(jié)構(gòu)分析，介紹單端能量補償系統(tǒng)分析方法，比較了不同類型負(fù)阻振蕩器的性能特點，設(shè)計了一個1.4GHz電感電容壓控振蕩器。 在CMOS工藝中，高品質(zhì)因數(shù)的片上電感實現(xiàn)是電感電容壓控振蕩器低相噪設(shè)計成敗的關(guān)鍵。由此我們分析了CMOS工藝中片上螺旋電感的結(jié)構(gòu)、實現(xiàn)形式、建模方法以及影響電感品質(zhì)因數(shù)的物理原因。針對電感電容壓控振蕩器中另一無源器件可

3、變電容，我們論述了其在標(biāo)準(zhǔn)CMOS工藝下的實現(xiàn)形式，并利用Cadence仿真平臺對其進(jìn)行了仿真。 相位噪聲理論可分為兩種：線性時不變模型和線性時變模型。詳細(xì)地研究了振蕩器的相位噪聲理論包括Leeson半經(jīng)驗?zāi)Ｐ秃蜎_擊靈敏度函數(shù)，合理解釋了相位噪聲在不同區(qū)域的成因。在此基礎(chǔ)上總結(jié)出幾種減小相位噪聲的方法并將這些減噪方法應(yīng)用到一個實際的振蕩器中，通過仿真看出這些方法是有效的。 利用在Cadence仿真軟件對本文所設(shè)計的LC