高分辨率數(shù)字計(jì)時(shí)器(TDC)的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩53頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、近年來，隨著PET在臨床診斷以及在藥物實(shí)驗(yàn)等方面的廣泛應(yīng)用，PET技術(shù)受到越來越多人的關(guān)注，傳統(tǒng)PET系統(tǒng)的不足也逐漸體現(xiàn)了出來，表現(xiàn)在傳統(tǒng)PET圖像的對(duì)比度和分辨率都偏低。針對(duì)傳統(tǒng)PET系統(tǒng)的這些不足，很多學(xué)者提出了很多不同的方法來改進(jìn)PET系統(tǒng)，例如全數(shù)字化PET、TOF技術(shù)等。但無論在哪種方法中，高的時(shí)間分辨率都能夠比較有效的提高PET圖像信噪比，如何獲得高的時(shí)間分辨率都是一個(gè)很關(guān)鍵的技術(shù)。
　　 本文針對(duì)新型PET系統(tǒng)較

2、高的時(shí)間分辨率的要求，在總結(jié)常用時(shí)間間隔測(cè)量方法的基礎(chǔ)上，選擇了基于延遲線結(jié)構(gòu)的時(shí)間數(shù)字轉(zhuǎn)換（Time-to-Digital Converter，TDC）方案。設(shè)計(jì)的TDC由兩條延遲線和一個(gè)粗計(jì)數(shù)器組成。使用Verilog語言完成TDC框架編寫后，通過多次仿真測(cè)試和下載芯片測(cè)試，確定了延遲線中的延遲單元的結(jié)構(gòu)，最終在Altera Stratix FPGA開發(fā)板上實(shí)現(xiàn)了一個(gè)平均時(shí)間分辨率小于200ps的TDC系統(tǒng)。
　　 隨后本文

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論