基于RISC結(jié)構(gòu)的微控制器IP核設(shè)計.pdf

1、集成電路的設(shè)計進(jìn)入片上系統(tǒng)((SOC)的設(shè)計時代，基于IP(IntellectualProperty)核的設(shè)計已成為集成電路(IC)設(shè)計發(fā)展的必然趨勢。開發(fā)具有自主知識產(chǎn)權(quán)的IP核則更具有廣泛的應(yīng)用前景。它具有很高的通用性和靈活性，可以通過軟件編程完成不同特定的功能，可以使用在各種嵌入式微控制系統(tǒng)中。 本文在深入細(xì)致地分析Microchip技術(shù)公司的微控制器(MCU)PIC16C65的系統(tǒng)結(jié)構(gòu)、指令系統(tǒng)和系統(tǒng)時序，提出了三級不分

2、時流水結(jié)構(gòu)代替PIC16C65的兩級分時流水結(jié)構(gòu)，通過改進(jìn)14位字長指令總線和8位字長數(shù)據(jù)總線分離的哈佛(HARVARD)結(jié)構(gòu)，使單數(shù)據(jù)總線為源數(shù)據(jù)總線和目的數(shù)總線的雙數(shù)據(jù)結(jié)構(gòu)，簡化了控制結(jié)構(gòu)、加快了數(shù)據(jù)運算。另外把PIC16C65用兩個時鐘周期的完成對(SRAM)進(jìn)行讀寫操作，在MCU中一個周期完成，避免對同一地址同時進(jìn)行讀寫兩種操作的可能性。 本文采用自頂向下的設(shè)計方法，利用硬件描述語言Verilog HDL設(shè)計完成了精簡指

3、令集計算機微控制器(RISC MCU)IP核的設(shè)計。用Verilog HDL編寫的測試程序，使用EDA工具進(jìn)行功能仿真、FPGA綜合及時序仿真，并在XILINX公司的FPGA器件上進(jìn)行硬件驗證。驗證結(jié)果表明：所設(shè)計的MCU能夠準(zhǔn)確執(zhí)行所有指令，達(dá)到了PIC16C65MCU的基本功能要求，且性能大大提高，加快了指令執(zhí)行速度和提高了執(zhí)行效率，時鐘頻率可達(dá)20MHZ以上，指令執(zhí)行效率是PICIC16C65的3-4倍。 本文在于研究微控