面向嵌入式系統(tǒng)的SoC存儲(chǔ)子系統(tǒng)的功耗優(yōu)化.pdf

1、隨著嵌入式技術(shù)的廣泛應(yīng)用，便攜式設(shè)備在人們的日常生活中扮演著越來越重要的角色，這些設(shè)備往往對(duì)功耗有著嚴(yán)格的要求，功率消耗極大地影響了產(chǎn)品的尺寸、重量以及正常運(yùn)行時(shí)間，這些因素決定了產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。因此對(duì)嵌入式系統(tǒng)的低功耗研究一直以來都是嵌入式設(shè)計(jì)中的一個(gè)重要課題。存儲(chǔ)子系統(tǒng)是嵌入式系統(tǒng)中能量消耗的主要因素之一，降低它的功耗可以有效地降低整個(gè)系統(tǒng)功耗。其中SDRAM是目前嵌入式系統(tǒng)中使用最為廣泛的存儲(chǔ)器，它本身提供了多種功率消耗的操作模

2、式，通過動(dòng)態(tài)管理SDRAM的操作模式，可以有效地降低存儲(chǔ)系統(tǒng)的功率消耗。 本文簡(jiǎn)要說明了SDRAM的操作過程及其性能特點(diǎn)，解釋了選擇SDRAM進(jìn)行功耗優(yōu)化的原因。文中以Garfield系統(tǒng)芯片作為實(shí)驗(yàn)平臺(tái)，簡(jiǎn)單介紹了其外部存儲(chǔ)器接口的設(shè)計(jì)架構(gòu)，指出在此基礎(chǔ)上進(jìn)行功耗優(yōu)化的實(shí)現(xiàn)方法--加入預(yù)測(cè)電路，通過動(dòng)態(tài)管理SDRAM的操作模式來獲得功耗收益。文中詳細(xì)說明了作者選擇的三種預(yù)測(cè)電路在系統(tǒng)中的實(shí)現(xiàn)方法和工作流程，在RTL實(shí)現(xiàn)的基礎(chǔ)上