SOPC的技術(shù)研究——基于SOPC的數(shù)據(jù)采集系統(tǒng).pdf

1、論文簡要論述了嵌入式系統(tǒng)發(fā)展趨勢，比較分析了采用ASIC，CPU實(shí)現(xiàn)數(shù)字系統(tǒng)的優(yōu)缺點(diǎn)，介紹了一種新型的設(shè)計(jì)方案，即SOPC(可編程片上系統(tǒng))，并研究了基于Nios處理器的SOPC設(shè)計(jì)技術(shù)。 論文分析了嵌入式硬核和軟核處理器性能和特點(diǎn)，著重介紹了Altera公司推出的新一代Nios處理器的結(jié)構(gòu)、性能及總線規(guī)范。針對通用嵌入式系統(tǒng)開發(fā)特別是數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)需求，提出了一個(gè)基于Nios處理器的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)思想，分析了該系統(tǒng)功能和

2、組成，給出了系統(tǒng)整體設(shè)計(jì)方案，并實(shí)現(xiàn)了該系統(tǒng)。 本文將此設(shè)計(jì)分為兩個(gè)部分的工作，第一部分是數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計(jì)和實(shí)現(xiàn)。本部分工作借鑒以往的研究經(jīng)驗(yàn)，詳細(xì)說明了兩個(gè)主要模塊：一是前端信號調(diào)理電路，二是基于Nios軟核處理器及其各功能模塊的設(shè)計(jì)。其中，前端信號調(diào)理電路主要包括：信號衰減放大電路、信號濾波電路、信號采樣電路等；第二部分主要包括Nios處理器模塊、電源模塊、調(diào)試端口(JTAG)模塊、片外RAM(SRAM)模塊、片外RO

3、M(FLASH)模塊、時(shí)鐘(CLOCK)模塊、PIO(parallelinput/output)端口模塊、FIFO接口模塊(數(shù)據(jù)緩存器)、PCI總線接口模塊等。第二部分介紹了基于SOPC數(shù)據(jù)采集系統(tǒng)程序方面的設(shè)計(jì)和實(shí)現(xiàn)，包括采集系統(tǒng)的開發(fā)流程、基于VerilogHDL設(shè)計(jì)的自動狀態(tài)機(jī)，由硬件控制A/D轉(zhuǎn)換以及自動向FIFO中存儲數(shù)據(jù)。 最后，作者對數(shù)采系統(tǒng)進(jìn)行了仿真和驗(yàn)證，分析了仿真結(jié)果，驗(yàn)證了本系統(tǒng)方案設(shè)計(jì)的正確性和基于Nio