OBS網絡同步核心節(jié)點的硬件設計與改進.pdf

1、本論文主要對OBS系統(tǒng)中同步核心節(jié)點硬件實現(xiàn)進行研究。論文首先介紹了由三個邊緣節(jié)點和四個核心節(jié)點構成的試驗網絡架構。在此基礎上，對同步核心節(jié)點主控制板的設計進行了詳細的描述。四路光模塊用于光電串行信號的轉換，兩個串并轉換芯片S2064分別獨立負責串并行信號的接收和發(fā)送，串行信號端與光模塊相連而并行信號端與主控FPGA相連。S2064自身可實現(xiàn)同步接收數(shù)據，而通過將用于接收的S2064所解調出的隨路時鐘作為用于發(fā)送的S2064的發(fā)送參考時

2、鐘，保證了核心節(jié)點與外部數(shù)據鏈路的收發(fā)同步，進而保證了多核心節(jié)點間的系統(tǒng)同步。經實際測試達到了約為17Mb/s較為理想的網絡傳輸速率。針對實際的板級測試，做出了具體說明，并提出改進意見和建議。 論文詳細介紹了光交叉矩陣的設計，包括高壓電源和矩陣驅動板的硬件設計。通過電路仿真和板級測試對比，選擇工頻變壓器加電容濾波網絡的高壓電源實現(xiàn)模式和以電容充放電電路為前級驅動以功率MOSFET為后級推拉輸出的矩陣驅動板設計，可在100HZ至1