多線程環(huán)境下的軟件事務(wù)內(nèi)存模型研究.pdf

1、目前，在一個(gè)芯片內(nèi)集成多個(gè)處理器核，已經(jīng)成為提高處理器性能的主要手段。這樣，可以在不提升處理器頻率的前提下，降低處理器的功耗，大大提高了處理器的多線程計(jì)算性能。然而，要使多核處理器充分發(fā)揮多線程計(jì)算性能，最大的挑戰(zhàn)是建立多線程編程模型。目前多線程使用鎖來(lái)保證并行線程間的同步，但鎖如果不經(jīng)過(guò)精心地設(shè)計(jì)，很容易會(huì)導(dǎo)致死鎖，優(yōu)先級(jí)反轉(zhuǎn)等錯(cuò)誤，并且程序的可讀性和重用性都較差。軟件事務(wù)內(nèi)存將一系列對(duì)共享存儲(chǔ)區(qū)的操作看成一個(gè)事務(wù)，保證了原子性，一致

2、性和隔離性。使用它來(lái)取代鎖結(jié)構(gòu)，簡(jiǎn)化編程模型，提高多線程編程效率，是現(xiàn)在的研究熱點(diǎn)。
　　 目前對(duì)軟件事務(wù)內(nèi)存的研究主要關(guān)注于如何提高單個(gè)事務(wù)的執(zhí)行性能以及事務(wù)的優(yōu)先級(jí)調(diào)度算法方面，而對(duì)于各個(gè)事務(wù)間的協(xié)調(diào)通信機(jī)制研究較少，各個(gè)事務(wù)間是相對(duì)獨(dú)立的。在多個(gè)事務(wù)間存在互相制約的情況下，由于缺少協(xié)調(diào)通信手段，事務(wù)的提交成功率將會(huì)出現(xiàn)較大的性能損失。同時(shí)，事務(wù)的可重用性也較差。本文針對(duì)這種情況，提出了一種軟件事務(wù)內(nèi)存(CSTM)，通過(guò)給予