數(shù)傳系統(tǒng)接收處理單元的研制.pdf

1、隨著航天技術(shù)的發(fā)展，空間數(shù)據(jù)傳輸?shù)乃俾试絹碓礁?，遙感數(shù)據(jù)種類也越來越多，對地面數(shù)據(jù)接收處理技術(shù)提出了更高的要求。本設(shè)計目的是研制高速數(shù)據(jù)處理設(shè)備，能夠完成空間下傳高速數(shù)據(jù)的幀同步和數(shù)據(jù)分接功能，以FPGA器件為核心實現(xiàn)工程應(yīng)用。同時，對數(shù)據(jù)傳輸中幀同步和數(shù)據(jù)分接方法、種類、主要參數(shù)進(jìn)行了分析和研究，結(jié)合本設(shè)計特點，在現(xiàn)有技術(shù)上進(jìn)行改進(jìn)，最終達(dá)到軟硬件結(jié)合實現(xiàn)的方式。設(shè)計的重點和難點在于高速數(shù)據(jù)的實時幀同步。
　　 通過理論分析和

2、仿真，本文在原有串行提取同步方式的基礎(chǔ)上進(jìn)行改進(jìn)，將高速串行數(shù)據(jù)進(jìn)行1至8串并變換，然后進(jìn)行7次移位處理，同時對8路數(shù)據(jù)進(jìn)行相關(guān)運算，搜索出其中一路的幀同步信號，實現(xiàn)幀同步功能。經(jīng)過串行數(shù)據(jù)并行化處理實現(xiàn)了并行幀同步方式設(shè)計，從而降低了實時數(shù)據(jù)處理速率，減輕了硬件設(shè)計的難度以及對于器件的要求，為高速數(shù)據(jù)的實時處理提供了一種新的設(shè)計思路。設(shè)計電路以FPGA為核心，用VHDL語言進(jìn)行描述，使用XILINX ISE編程環(huán)境進(jìn)行硬件實現(xiàn)，通過m