高速實(shí)時(shí)并行信號(hào)處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、信道化接收機(jī)是地面防空武器電子戰(zhàn)綜合信息系統(tǒng)的重要組成部分，要求具有實(shí)時(shí)分析處理大量數(shù)據(jù)的能力。
　　 本文將信道化接收機(jī)接收到的空中各種輻射源信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，在數(shù)字信號(hào)處理領(lǐng)域來解決模擬信號(hào)領(lǐng)域較難解決的問題。文中設(shè)計(jì)實(shí)現(xiàn)了一種新的實(shí)時(shí)信號(hào)處理系統(tǒng)，該系統(tǒng)要求具有處理大量數(shù)據(jù)的能力，以保證系統(tǒng)的實(shí)時(shí)性。近年來，隨著高速A/D器件的出現(xiàn)，需要處理的數(shù)據(jù)速率也越來越高，這對(duì)實(shí)時(shí)處理系統(tǒng)提出了更高的要求，既要具有實(shí)時(shí)性又要具備處

2、理高速數(shù)據(jù)的能力。
　　 本文研究的主要目的是設(shè)計(jì)基于Altera公司的新型現(xiàn)場(chǎng)可編程門陣列(FPGA)和AD公司的新型ADSP-TS101S系統(tǒng)，實(shí)現(xiàn)高速實(shí)時(shí)并行處理目的。
　　 文中首先介紹了高速A/D的特點(diǎn)并利用FPGA開發(fā)出接口電路，第三章和第四章設(shè)計(jì)實(shí)現(xiàn)了高速數(shù)據(jù)并行處理系統(tǒng)，并對(duì)設(shè)計(jì)過程中的問題進(jìn)行了分析。
　　 最后，總結(jié)了設(shè)計(jì)高速數(shù)字電路板時(shí)需要注意的一些問題。經(jīng)過PCB設(shè)計(jì)及軟硬件功能的調(diào)試，驗(yàn)