已閱讀1頁，還剩66頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、近年來射頻技術尤其是無線通信系統的蓬勃發(fā)展推動了低成本、低功耗CMOS無線收發(fā)機的研究與應用。PLL(Phase Lock Loop)頻率合成器的一個重要應用就是為無線收發(fā)機中的混頻器提供本振信號。對于從MHz到GHz的不同頻段，PLL頻率合成器都擔當著重要的角色。
隨著CMOS工藝的不斷進步，低成本的CMOS器件已經能滿足多數無線通信應用的要求。CMOS工藝還可以在同一塊管芯上集成數字電路部分，在功能的設計上靈活性更高。
2、
本論文主要是在鎖相環(huán)基本理論的基礎上，結合產品的要求，在SMIC0.35um工藝上設計了用于低端無繩電話射頻收發(fā)芯片的45M/48M鎖相環(huán)頻率合成器。其中接收機鎖相環(huán)在CP(Charge Pump)沖放電電流為1mA的情況下，整體電路動態(tài)功耗小于2.5mA，spur小于-60dBc，鎖定時間小于3ms，性能符合接收機電路系統要求，模擬部分版圖面積為210um×310um。發(fā)射機鎖相環(huán)模擬部分版圖面積大概為260um×14
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 射頻鎖相環(huán)頻率合成器的分析與設計.pdf
- cd鎖相環(huán)頻率合成器設計
- 用于頻率合成器的電荷泵鎖相環(huán)設計.pdf
- 基于鎖相環(huán)的頻率合成器設計.pdf
- 多頻段鎖相環(huán)頻率合成器設計.pdf
- 鎖相環(huán)的頻率合成器課程設計
- 鎖相環(huán)頻率合成器的設計與實現.pdf
- 鎖相環(huán)頻率合成器研究與設計.pdf
- 應用于802.11收發(fā)器的鎖相環(huán)頻率合成器的技術研究
- 鎖相環(huán)頻率合成器建模、設計與實現.pdf
- 鎖相環(huán)英文文獻翻譯--高速數字混合鎖相環(huán)頻率合成器
- 鎖相環(huán)頻率合成器系統級設計研究.pdf
- 電荷泵鎖相環(huán)頻率合成器的設計.pdf
- 電荷泵鎖相環(huán)頻率合成器的實現.pdf
- 分數分頻鎖相環(huán)頻率合成器的研究.pdf
- 基于CMOS工藝的鎖相環(huán)頻率合成器設計.pdf
- Σ—Δ分數分頻鎖相環(huán)頻率合成器的研究.pdf
- 一種用于無線局域網收發(fā)器的時鐘鎖相環(huán)頻率合成器設計.pdf
- 基于DDS和數字鎖相環(huán)頻率合成器的研究.pdf
- 300MHz集成鎖相環(huán)頻率合成器的設計.pdf
評論
0/150
提交評論