調(diào)制域分析儀關(guān)鍵技術(shù)——組件電路設(shè)計(jì)與研制.pdf

1、調(diào)制域反映的是信號(hào)頻率隨時(shí)間的調(diào)制，在通信，電子戰(zhàn)系統(tǒng)等多領(lǐng)域有著廣泛的應(yīng)用。本教研室上一屆師兄研制出的第一版瞬時(shí)測(cè)頻組件當(dāng)時(shí)采用的時(shí)基為50MHz脈沖，整個(gè)系統(tǒng)是由一塊CPLD和一塊FPGA構(gòu)成，前者負(fù)責(zé)接口部分實(shí)現(xiàn)，后者負(fù)責(zé)計(jì)數(shù)以及存儲(chǔ)RAM操作，但是這種低速時(shí)基同時(shí)也限制了可測(cè)量頻率的范圍。此次課題在第一版瞬時(shí)測(cè)頻組件的基礎(chǔ)上增添了ECL高速計(jì)數(shù)部分，它用來對(duì)高速脈沖進(jìn)行分頻并采用時(shí)基脈沖為500MHz以達(dá)到提高可測(cè)量頻率的范圍。

2、 在硬件方面，本文提出了由高集成度FPGA，高速計(jì)數(shù)IC，并行接口組成的瞬時(shí)測(cè)頻組件。在整個(gè)系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)中，接口部分和測(cè)頻部分需要大量的數(shù)字邏輯設(shè)計(jì)，這就可以充分利用FPGA中豐富的邏輯資源以及宏單元IP核模塊，如鎖相環(huán)PLL，RAM塊等。本系統(tǒng)實(shí)現(xiàn)上，存儲(chǔ)器設(shè)計(jì)采用FPGA片內(nèi)存儲(chǔ)器，片內(nèi)存儲(chǔ)器的大小可以根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置。接口實(shí)現(xiàn)是通過并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作的控制