基于PCI總線的非標(biāo)準(zhǔn)并行通信總線仿真接口的研制.pdf

1、非標(biāo)準(zhǔn)并行通信總線仿真接口的研制對(duì)某型飛機(jī)火控電子設(shè)備的研究具有重要意義。電子模塊系統(tǒng)并行總線(QBus總線)和MⅢ并行總線作為某型飛機(jī)火控電子設(shè)備的兩種專用數(shù)據(jù)通信總線，是該型飛機(jī)火控電子設(shè)備的主要研究對(duì)象。由于這兩種總線是非標(biāo)準(zhǔn)總線，國(guó)內(nèi)缺乏相關(guān)的研究資料，導(dǎo)致國(guó)內(nèi)對(duì)這兩種總線的研究還是一個(gè)空白。急需研制一套符合QBus總線和MⅢ總線接口數(shù)據(jù)通信協(xié)議的配套仿真接口系統(tǒng)，實(shí)現(xiàn)與火控電子設(shè)備中的QBus總線接口和MⅢ總線接口的仿真通信，

2、并能夠?qū)蓚€(gè)總線上的數(shù)據(jù)和地址進(jìn)行監(jiān)控。 論文首先分析了仿真接口的組成和功能要求，然后對(duì)仿真接口中的QBus總線和MⅢ總線進(jìn)行了需求分析，確定了仿真接口中QBus總線接口仿真板、MⅢ總線接口仿真板和雷達(dá)脈沖信號(hào)仿真板的性能要求和技術(shù)指標(biāo)，并給出了三塊板卡的總體結(jié)構(gòu)設(shè)計(jì)。 論文探討了仿真接口實(shí)現(xiàn)過(guò)程中的關(guān)鍵技術(shù)。針對(duì)QBus總線和MⅢ總線接口的復(fù)雜性，采用VHDL語(yǔ)言作為主要描述手段，并應(yīng)用FPGA來(lái)完成兩個(gè)總線接口板一板

3、三功能(主設(shè)備、從設(shè)備和監(jiān)控設(shè)備)的設(shè)計(jì)，不僅有效提高了設(shè)計(jì)的復(fù)用性，而且增強(qiáng)了仿真接口的穩(wěn)定性和擴(kuò)展性。 論文深入研究了PCI局部總線技術(shù)，分析了PCI接口邏輯的兩種設(shè)計(jì)方案。并根據(jù)仿真接口實(shí)現(xiàn)的難度、成本以及開(kāi)發(fā)周期限制等實(shí)際情況，最終確定了采用專用接口芯片實(shí)現(xiàn)PCI接口，完成了基于ISA總線的接口板向最終PCI總線接口板的移植。 論文詳細(xì)論述了QBus總線和MⅢ總線接口仿真板的設(shè)計(jì)，并分析了接口板電路的復(fù)用性，設(shè)計(jì)

4、了一板復(fù)用的方法實(shí)現(xiàn)兩種總線接口板，即通過(guò)下載不同的FPGA程序來(lái)分別實(shí)現(xiàn)兩種總線接口板的功能。針對(duì)系統(tǒng)的核心模塊接口時(shí)序要求的高可靠性，論文深入研究了接口時(shí)序的實(shí)現(xiàn)方法，最終選擇用時(shí)鐘同步輸出信號(hào)的Moore型狀態(tài)機(jī)來(lái)實(shí)現(xiàn)，不僅有效保證了接口時(shí)序的可靠性，而且避免了狀態(tài)機(jī)輸出信號(hào)上的“毛刺”，確保了整個(gè)系統(tǒng)的穩(wěn)定性。 論文最后討論了仿真接口的測(cè)試方法和測(cè)試流程，并給出了接口板聯(lián)調(diào)以及與機(jī)載火控電子設(shè)備對(duì)連的測(cè)試數(shù)據(jù)。結(jié)果表明，