CMOS低壓降線性穩(wěn)壓器（LDO）的穩(wěn)定性及頻率補(bǔ)償技術(shù).pdf

1、本文重點(diǎn)研究了LDO線性穩(wěn)壓器的系統(tǒng)穩(wěn)定性問題及其頻率補(bǔ)償方法。在此基礎(chǔ)上設(shè)計(jì)了一款響應(yīng)速度快，穩(wěn)定性好的LDO電路并進(jìn)行了仿真。論文在全面深入剖析了LDO線性穩(wěn)壓器產(chǎn)生系統(tǒng)不穩(wěn)定的各種因素后，著重討論了五種不同的解決LDO系統(tǒng)穩(wěn)定性問題的頻率補(bǔ)償方法，并對它們各自的優(yōu)缺點(diǎn)進(jìn)行了充分的分析和對比。本文還特別討論了一種新型實(shí)用的頻率補(bǔ)償方法，這種方法和以往的頻率補(bǔ)償方法不同，它不需要電路外接ESR電阻進(jìn)行頻率補(bǔ)償，而是在芯片內(nèi)部產(chǎn)生一個(gè)隨

2、負(fù)載電流變化的零點(diǎn)，從而實(shí)現(xiàn)了系統(tǒng)的主、次極點(diǎn)的分離，增加了系統(tǒng)的相位裕度，使系統(tǒng)更加穩(wěn)定。運(yùn)用這種頻率補(bǔ)償法所設(shè)計(jì)出的LDO具有響應(yīng)速度快，穩(wěn)定性好，節(jié)省空間等優(yōu)點(diǎn)，并且具有更高的負(fù)載調(diào)整率。本文采用此方法進(jìn)行了實(shí)際的LDO電路的設(shè)計(jì)和仿真，采用標(biāo)準(zhǔn)的CSMC0.6μm CMOS工藝，電路的仿真分析基于BSIM3V3 Spice模型，仿真器為Hspice。仿真結(jié)果表明：這種新型實(shí)用的頻率補(bǔ)償方法實(shí)用有效，很好地解決了由負(fù)載電流變化所引