基于SOPC的電阻抗成像硬件系統(tǒng)設(shè)計.pdf

1、電阻抗成像技術(shù)(Electrical Impedance Tomography，簡稱EIT)是一種可視化、非侵入、低成本、無輻射的檢測技術(shù)，已成為工業(yè)檢測和醫(yī)學(xué)檢測領(lǐng)域的研究熱點(diǎn)。隨著電子技術(shù)的不斷發(fā)展，EIT硬件系統(tǒng)已經(jīng)開始向數(shù)字化和便攜式的方向發(fā)展。目前傳統(tǒng)微處理器結(jié)構(gòu)的EIT硬件系統(tǒng)存在開發(fā)自由度不高、擴(kuò)展性不強(qiáng)、信號完整性情況日益突出的問題。針對存在的問題，本文提出了基于SOPC的電阻抗成像硬件電路系統(tǒng)設(shè)計方案。
　　

2、本文研究的主要內(nèi)容包括EIT硬件系統(tǒng)體系結(jié)構(gòu)、SOPC架構(gòu)開發(fā)方法、基于Verilog HDL硬件描述語言IP核設(shè)計以及基于NiosⅡ軟核的軟件開發(fā)等。本文在前人研究工作的基礎(chǔ)上，主要完成了以下工作：
　　 1.本文介紹了EIT硬件系統(tǒng)的結(jié)構(gòu)特點(diǎn)，詳細(xì)分析了EIT硬件系統(tǒng)的性能需求和未來發(fā)展的趨勢。在對比三種經(jīng)典的EIT硬件系統(tǒng)方案的基礎(chǔ)上，提出了基于SOPC的電阻抗成像硬件系統(tǒng)設(shè)計，并制作了各功能模塊的實際電路。
　　

3、 2.本文研究了SOPC系統(tǒng)的具體開發(fā)模式，學(xué)習(xí)掌握了NiosⅡ內(nèi)核的定制，Avalon總線的規(guī)范和IP核的設(shè)計。在此基礎(chǔ)上對EIT硬件系統(tǒng)部分功能IP模塊進(jìn)行設(shè)計與實現(xiàn)，完成了DDS控制器與A/D轉(zhuǎn)換控制器，F(xiàn)IR帶通濾波器，數(shù)字相敏解調(diào)等IP核的設(shè)計。
　　 3.在SOPCBuilder集成開發(fā)環(huán)境中完成各個IP核的系統(tǒng)集成，在NiosⅡ集成開發(fā)環(huán)境中編寫各個功能模塊的驅(qū)動程序，完成整個EIT系統(tǒng)的聯(lián)合調(diào)試。調(diào)試結(jié)果表明，所