數(shù)字化變電站系統(tǒng)智能終端與合并器的研究.pdf

1、目前對數(shù)字化變電站的研究與建設(shè)已成為變電站發(fā)展的趨勢。但由于電子互感器技術(shù)的不穩(wěn)定和高昂的成本，制約了數(shù)字化變電站的發(fā)展。因此在傳統(tǒng)變電站的基礎(chǔ)上進行數(shù)字化變電站改造，就有了極大的研究價值和市場推廣價值?；诖?，本文對數(shù)字化變電站系統(tǒng)的結(jié)構(gòu)及通信模式進行了研究，并對系統(tǒng)中的智能終端和合并器進行了全新設(shè)計，構(gòu)建了一套能對傳統(tǒng)電壓電流互感器進行數(shù)據(jù)采集和處理、新型的SDP9000數(shù)字化變電站系統(tǒng)，實現(xiàn)了高可靠性、低成本的對傳統(tǒng)變電站進行數(shù)字

2、化改造的目標。
　　 根據(jù)智能終端和合并器的功能要求，本文從軟、硬件兩個方面對智能終端和合并器進行了研究與設(shè)計。智能終端在硬件設(shè)計上采用高速數(shù)字處理器TMS320F2812作為主控制器芯片，選用高速、高精度的A/D轉(zhuǎn)化芯片實現(xiàn)了對變電站中傳統(tǒng)電磁互感器模擬量的采集與數(shù)字化，并應(yīng)用光纖通信技術(shù)實現(xiàn)采集數(shù)據(jù)傳輸?shù)母咚俸偷透蓴_。軟件設(shè)計采用C語言和匯編語言混合編程的方式對智能終端進行設(shè)計，采用模塊化設(shè)計思想，便于系統(tǒng)的改進和擴展。合并

3、器選用4M門FPGA(現(xiàn)場可編程門陣列)和TMS320F2812作為核心處理器。其中FPGA作為合并器的數(shù)據(jù)接收處理器，以實現(xiàn)對智能終端上傳數(shù)據(jù)的高速并行處理，大大提高了串行數(shù)據(jù)處理能力：TMS320F2812用于實現(xiàn)合并器與二次保護設(shè)備的以太網(wǎng)通信。兩者并列運行，降低了繼電保護系統(tǒng)對變電站故障的響應(yīng)時間，提高了該數(shù)字化變電站的性能。
　　 本文還對合并器與保護設(shè)備之間的通信方案進行了研究，提出了合并器與保護設(shè)備網(wǎng)絡(luò)通信的協(xié)議方