一種高精度、自穩(wěn)定的片上低壓降電源調(diào)節(jié)器的研究與設(shè)計.pdf

1、本文從電源管理的角度出發(fā)，深入調(diào)研了低壓降電源調(diào)節(jié)器（Low Drop-Out）的應(yīng)用與特性。以往的LDO大多作為一塊獨立的芯片難于實現(xiàn)SOC的解決方案，而本文針對集成于SOC的特定應(yīng)用要求，分析了片上低壓降電源調(diào)節(jié)器在穩(wěn)定性、瞬態(tài)調(diào)節(jié)、電源調(diào)節(jié)等諸多方面的難點，論證了各個難點之間所存在的相互折中關(guān)系，定義了設(shè)計的性能指標，在此基礎(chǔ)上，為實現(xiàn)一種高精度、自穩(wěn)定的片上LDO而提出了一種合理的電路結(jié)構(gòu)，詳細描述了電路器件在尺寸選取方面的設(shè)計

2、過程，突出了片上LDO中幾個主要模塊的設(shè)計重點。 此LDO采用PMOS作為傳輸管，運用Miller電容與電阻串聯(lián)產(chǎn)生左半復(fù)平面零點的方式來實現(xiàn)頻率補償，Miller電容采用兩個反接的PMOS實現(xiàn)以減少對金屬層的依賴，提出了對這種電容的簡便測量方法。 本設(shè)計的難點在于要在很低的壓降（<0.4V）條件下實現(xiàn)大電流（20mA）的輸出，同時要兼顧各種靜態(tài)、動態(tài)、頻域特性，還要在很大的溫度范圍內(nèi)克服電源波動和工藝偏差對調(diào)節(jié)精度所造