16QAM解調(diào)模塊的設(shè)計(jì)實(shí)現(xiàn)與性能驗(yàn)證.pdf

1、為了形成具有自主知識(shí)產(chǎn)權(quán)的16QAM(quadratureamplitudemodulation)數(shù)字解調(diào)模塊，同時(shí)結(jié)合重慶西南集成電路設(shè)計(jì)有限公司的研發(fā)項(xiàng)目，本文就16QAM數(shù)字解調(diào)性能驗(yàn)證這一課題展開(kāi)研究。
　　本文在簡(jiǎn)要介紹16QAM調(diào)制解調(diào)機(jī)制的基礎(chǔ)上，深入研究了當(dāng)前的16QAM數(shù)字解調(diào)方案，同時(shí)給出了本文的解調(diào)方案，并對(duì)解調(diào)器中的各個(gè)子模塊，如匹配濾波器模塊、頻偏觀測(cè)器模塊、載波恢復(fù)模塊、碼元同步模塊、低通濾波器模塊進(jìn)行

2、了詳細(xì)的設(shè)計(jì)。在此基礎(chǔ)上成功開(kāi)發(fā)出了整個(gè)解調(diào)系統(tǒng)的源代碼。
　　根據(jù)16QAM數(shù)字解調(diào)系統(tǒng)對(duì)頻偏的嚴(yán)格要求，選取叉積鑒頻器來(lái)構(gòu)建頻率同步環(huán)路；根據(jù)16QAM調(diào)制信號(hào)的特點(diǎn)，選取平方根升余弦滾降濾波器作為匹配濾波器；根據(jù)載波相位快速跟蹤且抖動(dòng)較小的要求，選擇改進(jìn)的判決反饋鑒相器為基礎(chǔ)構(gòu)建的載波恢復(fù)環(huán)路；根據(jù)系統(tǒng)對(duì)碼元同步的嚴(yán)格要求，選擇基于SquaringTiming算法的前饋碼元同步環(huán)路。在此基礎(chǔ)上，對(duì)所提出的16QAM解調(diào)方案進(jìn)

3、行了系統(tǒng)浮點(diǎn)數(shù)仿真、定點(diǎn)數(shù)仿真和FPGA(Field-ProgrammableGateArray)原型驗(yàn)證，對(duì)技術(shù)實(shí)現(xiàn)中的關(guān)鍵技術(shù)和難點(diǎn)進(jìn)行了研究分析和改進(jìn)優(yōu)化。
　　本文首先通過(guò)比較分析各種解調(diào)算法性能，依據(jù)系統(tǒng)參數(shù)要求，確定了符合性能要求的解調(diào)方案；其次，建立了系統(tǒng)仿真模型，對(duì)解調(diào)模型進(jìn)行了浮點(diǎn)數(shù)仿真，以證明本文的解調(diào)系統(tǒng)性能滿足項(xiàng)目的性能指標(biāo)，在此基礎(chǔ)上為實(shí)現(xiàn)低功耗和誤差控制進(jìn)行了定點(diǎn)數(shù)仿真，再次用VerilogHDL語(yǔ)言對(duì)