基于FPGA的可重配置片上系統(tǒng).pdf

1、隨著半導體制造工藝的進步,ASIC芯片開發(fā)的費用迅速增長,面市時間要求日益緊迫,用戶對產(chǎn)品設計的靈活性也提出越來越高的要求,導致.ASIC芯片的設計越來越困難。近些年來,可重配置硬件由于靈活性和費用低等優(yōu)點表現(xiàn)出了明顯強于ASIC的發(fā)展勢頭。但可重配置硬件固有的弱點如功耗高、速度慢、資源冗余等使其在面對復雜功能設計時還是不能夠達到要求,因此人們開始考慮通過技術上的融合在ASIC與可重配置硬件之間尋找一條中間道路一可編程片上系統(tǒng)SOPC。

2、SOPC不僅可以降低開發(fā)SOC芯片的風險,縮短上市時間,而且其可重構(gòu)的靈活能力提供了將同一芯片用到不同應用中去的機會,尤其適用于不斷變化和發(fā)展標準的產(chǎn)品開發(fā)中,例如通訊和網(wǎng)絡芯片產(chǎn)品等。
　　 動態(tài)可重構(gòu)是指在系統(tǒng)運行過程中可重配置部分能夠被重復配置,在不同的時刻完成不同的功能。和靜態(tài)可重構(gòu)相比,動態(tài)可重構(gòu)可以更充分的利用可重配置硬件。動態(tài)可重構(gòu)技術是國際上研究的熱點,尤其是在可重配置計算方面。該技術在理論上已經(jīng)有了很大發(fā)展,但

3、是目前仍然存在很多不足。
　　 FPGA組未來的發(fā)展方向之一是做支持動態(tài)可重配置的SOPC硬件。這是一項浩大的工程,本文所做的工作是其中的一部分。本文工作共包含兩個部分:第一個部分集中在通用SOPC硬件平臺的設計;第二部分是針對特定應用的動態(tài)可重構(gòu)硬件平臺設計。
　　 本文的創(chuàng)新點如下:
　　 1.本文參考已有SOPC硬件平臺,并考慮動態(tài)可重配置的要求,提出了一個新的SOPC硬件平臺,該平臺由CPU、多個FPGA

4、IP核、片上存儲器、系統(tǒng)互連、配置用硬件等組成,FPGAIP核通過可編程的系統(tǒng)互連資源與片上存儲器連接。為了支持硬件平臺的設計,進一步提煉出了面臨的問題及解決方案。
　　 2.考慮針對特定應用設計優(yōu)化的可重配置硬件平臺。應用選取為JPEG2000及MPEG-4靜態(tài)紋理圖像壓縮標準中所需的小波變換。提出了可重構(gòu)的二維一級小波變換硬件平臺,整體結(jié)構(gòu)采用流水操作,數(shù)據(jù)分組輸入,行列變換之間無需存儲器。結(jié)果顯示該硬件平臺是一種高效高速的