基于SOPC的通用型JTAG調(diào)試器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著社會(huì)的進(jìn)步，嵌入式系統(tǒng)正在悄悄的融入到人們的日常生活中：從多功能手機(jī)到MP4娛樂(lè)手持設(shè)備，從智能家電控制到汽車(chē)智能電子控制，生活中的嵌入式系統(tǒng)無(wú)處不在。隨著嵌入式系統(tǒng)應(yīng)用領(lǐng)域的擴(kuò)大，嵌入式系統(tǒng)的復(fù)雜度和開(kāi)發(fā)設(shè)計(jì)難度也在不斷增加。這樣對(duì)于嵌入式的設(shè)計(jì)和開(kāi)發(fā)提出了更高的要求。嵌入式的調(diào)試作為嵌入式開(kāi)發(fā)中最為重要的一步，自然也面對(duì)著更大的挑戰(zhàn)。嵌入式處理器品種的多樣化，使得傳統(tǒng)的“仿真器加編程器”的調(diào)試方式越來(lái)越受限。在半導(dǎo)體設(shè)計(jì)生產(chǎn)工藝

2、不斷提高的驅(qū)動(dòng)下，OCD(OnChipDebugging:在芯片調(diào)試)調(diào)試方式和SOPC(SystemOnProgrammableChip:可編程片上系統(tǒng))技術(shù)的出現(xiàn)極大的改變了傳統(tǒng)的調(diào)試方法，提高了調(diào)試效率，并隨之產(chǎn)生了一種稱(chēng)作“JTAG”(JointTestActionGroup:聯(lián)合測(cè)試行動(dòng)組)的OCD調(diào)試原理。 本文在深入研究SOPC設(shè)計(jì)思想和JTAG調(diào)試原理后，基于提高調(diào)試器通用性的設(shè)計(jì)目的，設(shè)計(jì)并實(shí)現(xiàn)了一種通用型調(diào)試

3、器：在FPGA中加入基于特定CPU核的JTAG調(diào)試IPCORE，利用SOPC的可重用性和FPGA易于下載更新的特性，在一片硬件芯片上實(shí)現(xiàn)對(duì)多款嵌入式CPU架構(gòu)的在線調(diào)試支持，體現(xiàn)通用的概念。本系統(tǒng)的具體實(shí)現(xiàn)采用了ALTERA公司的Cyclone系列FPGA芯片、QuartusII開(kāi)發(fā)環(huán)境及NiosIIIDE開(kāi)發(fā)套件，自主研發(fā)基于ARM7TDMI處理器架構(gòu)的JTAGIPCORE，并完成了調(diào)試器的硬件原型設(shè)計(jì)。最終成型的調(diào)試系統(tǒng)實(shí)現(xiàn)了對(duì)AR