CMP體系結(jié)構(gòu)的L2 Cache替換算法研究.pdf

1、近40年來，處理器與存儲器訪問速度之間存在著巨大的差距導(dǎo)致內(nèi)存墻問題變得越來越嚴重，成為影響系統(tǒng)性能最主要的瓶頸之一?，F(xiàn)代計算機體系結(jié)構(gòu)中廣泛采用Cache來緩解兩者之間的速度差距。
　　在典型的CMP(Chip Multi-Processor)體系結(jié)構(gòu)中，多個處理器核共享二級Cache，提高了二級Cache利用率并且能避免復(fù)制存儲器硬件資源。但處理器核的分支錯誤預(yù)測導(dǎo)致錯誤路徑上的加載缺失向共享的二級 Cache中寫入無用數(shù)據(jù)，

2、造成二級 Cache的污染，降低了其它核對二級 Cache空間的占用率，增加了二級Cache缺失率，引起存儲資源線程分配的不均衡，甚至導(dǎo)致線程饑餓。因此Cache的替換算法是保證效率的關(guān)鍵。如何在盡可能小的開銷下，提高Cache的命中率，使處理器獲得盡可能高的性能，成為當前Cache研究的一個重要課題。
　　本論文詳細研究了常見的CMP中 Cache資源分配及其共享Cache的替換策略。通過對偽LRU算法進行詳細分析，改進了偽LR

3、U算法，提出了FPLRU算法，詳細設(shè)計和實現(xiàn)了分支信息緩沖器（BIB），通過BIB來記錄預(yù)測路徑的相關(guān)信息，從而盡早的將錯誤路徑數(shù)據(jù)從二級 Cache中替換出去，增加了利用數(shù)據(jù)局部性的可能?；鶞蕼y試程序?qū)嶒灲Y(jié)果表明FPLRU算法與偽LRU算法相比Cache失效率有較為明顯的降低。
　　CMP結(jié)構(gòu)中共享L2 Cache，當多個線程運行時，由于資源競爭導(dǎo)致Cache失效增加和系統(tǒng)性能下降。為了研究L2 Cache中線程的變化情況，提出

4、了一種預(yù)測L2 Cache失效的Shared-Cache模擬技術(shù)，主要利用循環(huán)序列和棧處理技術(shù)分析預(yù)測L2 Cache的強制性Cache失效、共享數(shù)據(jù)的Cache容量失效和私有數(shù)據(jù)的Cache容量失效。利用實驗驗證了模型的有效性，結(jié)果表明該模型能夠準確預(yù)測L2 Cache的失效。
　　另外，本論文對SimpleScalar模擬器及 CMP-SIM模擬器的Cache模擬及實現(xiàn)機制做了大量的分析及研究工作，用CMP-SIM模擬器及基準