DVB-S接收系統(tǒng)的芯片設(shè)計(jì)與實(shí)現(xiàn).pdf

1、 本文主要研究DVB-S接收系統(tǒng)的算法和系統(tǒng)設(shè)計(jì)（系統(tǒng)架構(gòu)設(shè)計(jì)和算法驗(yàn)證）、RTL設(shè)計(jì)和驗(yàn)證、FPGA原型驗(yàn)證以及邏輯綜合、靜態(tài)時(shí)序分析、后端Floorplan、P&R等工作，主要負(fù)責(zé)包括Reed-Solomon解碼器、Viterbi解碼器、載波恢復(fù)環(huán)路等模塊的設(shè)計(jì)實(shí)現(xiàn)和整個(gè)數(shù)字系統(tǒng)的仿真調(diào)試及FPGA原型驗(yàn)證，以及后端基于SOC-Encounter設(shè)計(jì)平臺的物理綜合流程。 本文第一章介紹了數(shù)字電視的發(fā)展概況和主要標(biāo)準(zhǔn)；第二章和第

2、三章分別介紹了前向糾錯(cuò)解碼中的兩個(gè)主要模塊：RS解碼和Viterbi解碼；第四章介紹FEC解碼部分其余各個(gè)模塊的算法原理和RTL實(shí)現(xiàn)；第五章討論了數(shù)字解調(diào)部分的各個(gè)模塊的算法原理和RTL實(shí)現(xiàn)，并側(cè)重介紹了整個(gè)系統(tǒng)的模型建立和驗(yàn)證平臺；第六章介紹了整個(gè)數(shù)字系統(tǒng)的FPGA原型驗(yàn)證；第七章詳細(xì)討論了前后端融合的物理綜合流程以及和其緊密結(jié)合的靜態(tài)驗(yàn)證技術(shù)，最后給出了基于SOC-Encounter設(shè)計(jì)平臺的DVB-S接收系統(tǒng)的部分版圖并加以分析。