基于EDA技術(shù)的FPGA應(yīng)用研究.pdf

1、伴隨著集成電路(IC)技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化(EDA)逐漸成為重要的設(shè)計(jì)手段，己經(jīng)廣泛應(yīng)用于模擬與數(shù)子電路系統(tǒng)等許多領(lǐng)域。電子設(shè)計(jì)自動(dòng)化是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動(dòng)化設(shè)計(jì)的技術(shù)，它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，它吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以高性能的計(jì)算機(jī)作為工作平臺(tái)，促進(jìn)了工程發(fā)展。EDA技術(shù)的發(fā)展始于70年代，至今經(jīng)歷了CAD(計(jì)算機(jī)輔助設(shè)計(jì))、CAE(計(jì)算機(jī)輔助工程)和EDA(電子設(shè)計(jì)自動(dòng)化)三個(gè)階段

2、。使用EDA技術(shù)設(shè)計(jì)的結(jié)果既可以用FPGA/CPLD來(lái)實(shí)施驗(yàn)證，也可以直接做成專用集成電路(ASIC)。EDA的一個(gè)重要特征就是使用硬件描述語(yǔ)言(HDL)來(lái)完成的設(shè)計(jì)文件，在電子設(shè)計(jì)領(lǐng)域受到了廣泛的接受。 本文首先介紹了EDA技術(shù)的發(fā)展概況，F(xiàn)PGA/CPLD的結(jié)構(gòu)和工作原理，F(xiàn)PGA/CPLD開發(fā)的流程、優(yōu)缺點(diǎn)，常用的EDA開發(fā)工具，VerilogHDL語(yǔ)言的歷史、開發(fā)步驟及其優(yōu)點(diǎn)，以及芯片的幾種配置方式；然后通過交通燈控制器