甚短距離光互連協(xié)議的研究及硬件實(shí)現(xiàn).pdf

1、甚短距離光互連技術(shù)以其傳輸帶寬高,損耗小等優(yōu)點(diǎn)成為當(dāng)前互連領(lǐng)域的一個(gè)重要發(fā)展方向。板間以及芯片間的光互連技術(shù)與傳統(tǒng)骨干網(wǎng)光傳輸技術(shù)有很大不同,決定了其互連協(xié)議的特殊性,而當(dāng)前的業(yè)界也缺乏一種專門針對(duì)板聞甚至芯片聞光互連的協(xié)議標(biāo)準(zhǔn)。本文在光互連內(nèi)存服務(wù)器的應(yīng)用背景下,對(duì)適合在短尺度光互連條件下的高速互連協(xié)議進(jìn)行研究,并采用FPGA技術(shù)加以實(shí)現(xiàn)。 本文依據(jù)光互連內(nèi)存服務(wù)器的系統(tǒng)需求,將甚短距離光互連協(xié)議定位為一種點(diǎn)對(duì)點(diǎn)、串行傳輸?shù)妮p

2、量級(jí)全雙工互連協(xié)議,涵蓋了數(shù)據(jù)鏈路層和物理層。協(xié)議對(duì)上層應(yīng)用提供標(biāo)準(zhǔn)用戶接口,通過光鏈路為用戶提供高速數(shù)據(jù)傳輸服務(wù)。 基于這樣的需求定位,本文對(duì)甚短距離光互連協(xié)議的機(jī)制進(jìn)行了詳盡的研究。對(duì)協(xié)議的各個(gè)要素進(jìn)行選擇和優(yōu)化。這包括協(xié)議的幀格式、數(shù)據(jù)的收發(fā)過程、鏈路初始化和狀態(tài)機(jī)這幾項(xiàng)協(xié)議機(jī)制的核心部分,以及協(xié)議的差錯(cuò)檢測處理機(jī)制和流量控制功能。 接下來本文選擇了帶有內(nèi)嵌高速串行收發(fā)器(SERDES Serialer/Deser

3、ialer)的Virtex-Ⅱ-pro芯片來實(shí)現(xiàn)協(xié)議功能。SERDES作為協(xié)議實(shí)現(xiàn)的物理層部分,引入了8B/10B編碼機(jī)制、時(shí)鐘產(chǎn)生恢復(fù)以及差分驅(qū)動(dòng)接收數(shù)?；旌想娐贰?shù)據(jù)鏈路層功能模塊采用硬件描述語言Verilog HDL實(shí)現(xiàn),同時(shí)還對(duì)多通道協(xié)議的實(shí)現(xiàn)架構(gòu)進(jìn)行了詳細(xì)研究。在Modelsim軟件中建立了協(xié)議仿真環(huán)境,并設(shè)計(jì)了測試方案模塊對(duì)協(xié)議功能進(jìn)行測試驗(yàn)證。 然后本文選擇了SFP光模塊作為協(xié)議互連的光收發(fā)設(shè)備,通過原理圖和PCB

4、圖給出了制作了光模塊測試板卡詳細(xì)方案,并利用帶有DDR內(nèi)存陣列和Virtex-Ⅱpro芯片的內(nèi)存板卡與光模塊測試板卡組成協(xié)議測試的光鏈路硬件平臺(tái)。 為了測試光互連協(xié)議的實(shí)際工作效果,以內(nèi)存陣列訪問為實(shí)際應(yīng)用,本文設(shè)計(jì)了用光互連協(xié)議來傳輸內(nèi)存陣列訪問讀寫請(qǐng)求的實(shí)驗(yàn)。在光鏈路硬件平臺(tái)上,光互連協(xié)議將內(nèi)存數(shù)據(jù)通過光鏈路進(jìn)行高速傳輸,單路串行速率達(dá)2Gbps。實(shí)驗(yàn)證明,協(xié)議能夠滿足系統(tǒng)互連需要。 最后本文還給出了硬件平臺(tái)的高速串