基于FPGA的PWM D類音頻功率放大器的設(shè)計(jì).pdf

1、數(shù)字D類音頻放大器，也叫數(shù)字脈沖調(diào)制放大器，具有效率高，低電壓，低失真的特點(diǎn)，在低成本，高性能的消費(fèi)類產(chǎn)品特別是便攜式設(shè)備中得到越來越廣泛的應(yīng)用。數(shù)字D類放大器包括數(shù)字脈沖寬度調(diào)制（PWM）和輸出級(jí)（含低通濾波器）兩個(gè)部分，數(shù)字PWM又包括兩個(gè)部分，采樣處理和脈沖產(chǎn)生。傳統(tǒng)的采樣處理算法運(yùn)算復(fù)雜，硬件實(shí)現(xiàn)成本高，面積大，從而導(dǎo)致功耗也大，不適合當(dāng)今向低功耗發(fā)展的趨勢(shì)。 本文在傳統(tǒng)算法的基礎(chǔ)上提出了一種新的算法，該算法不包括乘法或

2、者除法這些計(jì)算復(fù)雜和非常消耗硬件資源的單元，只含加法和減法運(yùn)算。在推導(dǎo)出該算法的傅立葉表達(dá)式后，在MATLAB的simulink中建立系統(tǒng)模型進(jìn)行仿真以驗(yàn)證算法的可行性，在輸入信號(hào)頻率為1kHZ，采樣頻率為48kHZ，電源電壓為10V，輸出負(fù)載為4Ω的條件下，得到的總諧波失真為0．12%，符合D類放大器的性能要求。本文還在基于Xilinx公司的Spartan-3系列FPGA的基礎(chǔ)上實(shí)現(xiàn)了該算法的電路結(jié)構(gòu)，綜合結(jié)果表明，實(shí)現(xiàn)基于本文算法的