軟件無線電收發(fā)機(jī)中信道編解碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、軟件無線電是一種全新的無線電系統(tǒng)設(shè)計(jì)思想。其開放性、軟件化、可編程的特性引起了無線通信領(lǐng)域的高度重視,具有廣泛的應(yīng)用前景和發(fā)展空間。本課題作為學(xué)校重大科研項(xiàng)目《基于SCA的無線通信系統(tǒng)樣機(jī)研制》的組成部分,在對(duì)現(xiàn)有的幾種信道編解碼技術(shù)的分析和比較的基礎(chǔ)上,確定了一種基于 FPGA的可行性設(shè)計(jì)方案。設(shè)計(jì)內(nèi)容包括螺旋交織、卷積編碼以及維特比譯碼技術(shù),實(shí)現(xiàn)了信道編解碼功能,并成功運(yùn)用于軟件無線電收發(fā)機(jī)中。
　　課題中整個(gè)設(shè)計(jì)過程采用Ve

2、rilog硬件描述語言完成。在交織器設(shè)計(jì)中,利用ISE Core generator生成可讀寫寄存器RAM和只讀存儲(chǔ)器ROM,并在MATLAB中通過矩陣運(yùn)算產(chǎn)生映射地址表完成螺旋交織器的設(shè)計(jì)。在編解碼方面,采用狀態(tài)機(jī)的方式編寫了(2,1,3)卷積編碼器的程序。本課題的重點(diǎn)是維特比譯碼器的設(shè)計(jì)與實(shí)現(xiàn)。在對(duì)傳統(tǒng)的譯碼器結(jié)構(gòu)和維特比算法進(jìn)行了深入細(xì)致的研究后,選用了一種并行的、同步的譯碼器結(jié)構(gòu)。有效的簡化了譯碼器的結(jié)構(gòu),提高了譯碼速度。