NP與PHY通信的FPGA實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩72頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、目前,為通信系統(tǒng)器件所提供的接口技術(shù)種類繁多,令人困惑.設(shè)計(jì)者應(yīng)根據(jù)所需功能選擇器件,采用FPGA解決當(dāng)中的接口和互用性問題.網(wǎng)絡(luò)處理器(NP)是專門為處理數(shù)據(jù)包而設(shè)計(jì)的可編程處理器,它綜合了ASIC的數(shù)據(jù)處理能力和RISC的可編程特性.為構(gòu)建網(wǎng)絡(luò)設(shè)備提供了完整統(tǒng)一的解決方案.但是,網(wǎng)絡(luò)處理器提供的I/O接口種類有限,很多時(shí)候不能直接與物理層設(shè)備(PHY)相連.因此,實(shí)現(xiàn)網(wǎng)絡(luò)處理器與物理層設(shè)備的無縫連接就具有重要的現(xiàn)實(shí)意義.論文主要研究

2、了通信系統(tǒng)中網(wǎng)絡(luò)處理器與PHY之間的通信接口協(xié)議之間的轉(zhuǎn)換.論文實(shí)現(xiàn)了Broadcom公司的BCM1250的FIFO接口與PMC-Sierra公司的PM5351的POS-PHY Level2通信接口協(xié)議之間的無縫連接和速率適配.論文首先回顧了POS技術(shù)和NP技術(shù)的發(fā)展歷程;然后系統(tǒng)介紹了Verilog HDL語言的發(fā)展,設(shè)計(jì)流程以及面向綜合的HDL設(shè)計(jì)技術(shù).討論了NP與PHY通信接口協(xié)議轉(zhuǎn)換的系統(tǒng)性能,完成了其詳細(xì)方案與體系結(jié)構(gòu)設(shè)計(jì);最

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論