Ka波段雷達(dá)中頻信號源模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、頻率合成器是雷達(dá)系統(tǒng)中非常重要的組成部分，通常被喻為雷達(dá)系統(tǒng)的“心臟”，它對現(xiàn)代雷達(dá)、通信等電子系統(tǒng)的工作性能起著決定性的作用。目前，頻率合成器已經(jīng)廣泛地應(yīng)用在各種電子通信系統(tǒng)中，但隨著現(xiàn)代電子科學(xué)技術(shù)地飛速發(fā)展，系統(tǒng)對頻率合成器的輸出范圍、精度、步進(jìn)、頻率分辨率、轉(zhuǎn)換時間以及頻譜純度等性能指標(biāo)的要求也日益提高。
　　各種頻率合成器的設(shè)計(jì)都是在綜合考慮頻率合成器的頻率輸出范圍、頻率步進(jìn)、精度、轉(zhuǎn)換時間和頻譜純度的基礎(chǔ)上實(shí)現(xiàn)的。在本

2、論文中，首先介紹了常用的幾種頻率合成方式的結(jié)構(gòu)原理，這其中包括：直接頻率合成方式（Direct Synthesis DS）、直接數(shù)字式頻率合成方式（Direct Digital Synthesis, DDS）、間接鎖相式頻率合成方式（Phase-locked Loop, PLL），并從性能的角度上分析了各種頻率合成方式的優(yōu)缺點(diǎn)，除此之外還對相位噪聲及雜散理論做了詳細(xì)介紹，這都為本課題的研究設(shè)計(jì)提供了可靠的理論基礎(chǔ)。在此基礎(chǔ)上，根據(jù)項(xiàng)目要

3、求，在本文中提出了一種基于間接鎖相式頻率合成方法和直接數(shù)字式頻率合成方式以及現(xiàn)場可編程門陣列（Field Programmable Gate Array, FPGA）的Ka波段雷達(dá)中頻信號源模塊的方案。本文給出了具體單元電路的設(shè)計(jì)及測試結(jié)果，并對系統(tǒng)中存在的問題進(jìn)行了分析總結(jié)。
　　本系統(tǒng)設(shè)計(jì)充分利用了直接頻率合成技術(shù)和鎖相環(huán)頻率合成技術(shù)以及 FPGA的性能特點(diǎn),在設(shè)計(jì)時既降低了系統(tǒng)的實(shí)現(xiàn)難度，又在雜散相噪水平以及切換時間等重要技