EoS中虛級(jí)聯(lián)及LCAS功能的芯片設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf

1、隨著Internet技術(shù)的持續(xù)發(fā)展和寬帶接入網(wǎng)建設(shè)的不斷深入，數(shù)據(jù)業(yè)務(wù)流量飛速增長(zhǎng)，已經(jīng)成為電信市場(chǎng)的主體之一。但是，純IP網(wǎng)絡(luò)尚達(dá)不到公用傳輸網(wǎng)的可靠性要求，且建設(shè)耗資巨大。因此，人們提出基于同步數(shù)字體系（SDH）下傳輸以太網(wǎng)數(shù)據(jù)（Ethernet over SDH-EoS）的解決方案，被業(yè)界稱(chēng)之為EoS技術(shù)。EoS技術(shù)的出現(xiàn)，較好的實(shí)現(xiàn)了數(shù)據(jù)業(yè)務(wù)在SDH網(wǎng)絡(luò)中的高效傳輸，最大程度地利用了現(xiàn)有的網(wǎng)絡(luò)資源。 通常，EoS技術(shù)中采

2、用虛級(jí)聯(lián)（Virtual Concatenation-VCAT）和鏈路容量調(diào)整（Link Capacity Adjustment Schemes-LCAS）技術(shù)來(lái)解決兩個(gè)問(wèn)題：其一，虛級(jí)聯(lián)技術(shù)為以太網(wǎng)數(shù)據(jù)傳輸開(kāi)辟大小合適的SDH通道，解決了以太網(wǎng)和SDH凈荷速率的不匹配，并增加SDH傳送網(wǎng)的通道顆粒，提高了SDH網(wǎng)絡(luò)帶寬利用率；其二，基于虛級(jí)聯(lián)的LCAS，則可以根據(jù)數(shù)據(jù)帶寬的實(shí)時(shí)變化來(lái)動(dòng)態(tài)地分配帶寬資源，有效地提高SDH鏈路的利用率。

3、 基于對(duì)虛級(jí)聯(lián)和LCAS的分析研究，作者提出了一種切實(shí)可行、經(jīng)濟(jì)有效的實(shí)現(xiàn)EoS系統(tǒng)中虛級(jí)聯(lián)和LCAS集成化設(shè)計(jì)方案。在此基礎(chǔ)上，進(jìn)行了功能定義及模塊劃分，進(jìn)而完成虛級(jí)聯(lián)和LCAS功能的芯片級(jí)設(shè)計(jì)和FPGA實(shí)現(xiàn)。 首先，文章介紹了EoS系統(tǒng)中SDH、虛級(jí)聯(lián)及LCAS等技術(shù)的細(xì)節(jié)。隨后，又詳細(xì)地介紹了芯片中虛級(jí)聯(lián)技術(shù)的實(shí)現(xiàn)、LCAS狀態(tài)機(jī)、時(shí)鐘使能控制模塊、開(kāi)銷(xiāo)處理等部分的設(shè)計(jì)，并使用Verilog HDL的可綜合子集實(shí)現(xiàn)了

4、各部分的RTL級(jí)硬件描述，并按照功能要求編寫(xiě)測(cè)試平臺(tái)給出了仿真結(jié)果。文章介紹了作者采用的FPGA實(shí)現(xiàn)流程，并實(shí)現(xiàn)了基于FPGA環(huán)境下的綜合、布局規(guī)劃、布局布線(xiàn)流程。最后，在以上FPGA設(shè)計(jì)實(shí)現(xiàn)的基礎(chǔ)上，分析了設(shè)計(jì)中的亞穩(wěn)態(tài)問(wèn)題，給出了解決亞穩(wěn)態(tài)問(wèn)題的技術(shù)措施。 本文采用自頂向下（Top-Down）的設(shè)計(jì)方法，通過(guò)RTL級(jí)Verilog HDL完成了芯片的硬件描述。在Xilinx ISE9．1i集成開(kāi)發(fā)環(huán)境中完成了設(shè)計(jì)的輸入、功能

5、仿真、邏輯綜合、布局規(guī)劃、布局布線(xiàn)及FPGA下載配置。采用Mentor Graphics Inc．的Modelsim進(jìn)行仿真，采用Synplicity Inc．的Synplify Pro8．1完成設(shè)計(jì)綜合，ISE9．1i提供了Modelsim和Synplify的軟件接口，可在ISE9．1i中予以直接啟動(dòng)。用ISE9．1i自帶的布局規(guī)劃器和FPGA底層編輯器分別完成布局規(guī)劃和布局布線(xiàn)。綜合考慮該項(xiàng)設(shè)計(jì)的規(guī)模及各供應(yīng)商FPGA器件的性?xún)r(jià)比，

6、選用Xilinx公司Spartan-3E系列的XC3S500E-4FG320C器件完成了該芯片的FPGA實(shí)現(xiàn)。將物理實(shí)現(xiàn)生成的下載文件寫(xiě)入到FPGA的E2PROM之后，采用Xilinx Spartan3E Starter Kit開(kāi)發(fā)板進(jìn)行芯片實(shí)現(xiàn)。 本文的主要貢獻(xiàn)為：給出了該芯片完整的設(shè)計(jì)方案，完成了EoS系統(tǒng)中虛級(jí)聯(lián)與LCAS的集成化設(shè)計(jì)；完成了SDRAM控制器、異步FIFO、CRC、時(shí)鐘使能控制等電路模塊的設(shè)計(jì)實(shí)現(xiàn)；作者較好