一種嵌入式仿真與測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著嵌入式系統(tǒng)的廣泛應(yīng)用，人們對(duì)嵌入式系統(tǒng)軟件的質(zhì)量提出了更高的要求，而作為保證軟件質(zhì)量最有效手段的測(cè)試技術(shù)，也越來(lái)越受到關(guān)注。在傳統(tǒng)嵌入式軟硬件協(xié)同開(kāi)發(fā)模式中，軟件和硬件開(kāi)發(fā)相互牽制，硬件干擾引起的異常行為嚴(yán)重影響軟件的調(diào)試和測(cè)試，延誤開(kāi)發(fā)進(jìn)度，致使軟件質(zhì)量難以保證。仿真技術(shù)是擺脫困境的一條有效途徑。利用仿真技術(shù)仿真嵌入式硬件系統(tǒng)的真實(shí)運(yùn)行，使系統(tǒng)集成和軟件調(diào)試、測(cè)試過(guò)程測(cè)試在虛擬平臺(tái)上進(jìn)行，在硬件原型制造前就完成系統(tǒng)模型驗(yàn)證和運(yùn)行行

2、為分析，避免軟硬件開(kāi)發(fā)相互等待，從而提高開(kāi)發(fā)、測(cè)試的效率，降低風(fēng)險(xiǎn)和成本。 在參考現(xiàn)有嵌入式仿真平臺(tái)和技術(shù)成果的基礎(chǔ)上，本文提出獨(dú)有的嵌入式軟件仿真平臺(tái)的設(shè)計(jì)思路和實(shí)現(xiàn)技術(shù)：CPU、外圍芯片和中間層三大部分的模塊化仿真實(shí)現(xiàn)方案。本文實(shí)現(xiàn)了一個(gè)嵌入式軟件仿真執(zhí)行與測(cè)試平臺(tái)。該平臺(tái)支持從器件庫(kù)中選取需要的仿真器件模型（CPU、外圍芯片），以可視化圖形編輯的方式構(gòu)造仿真目標(biāo)硬件環(huán)境；加載二進(jìn)制可執(zhí)行文件的仿真運(yùn)行環(huán)境啟動(dòng)后，各仿真模塊