干線綜合測試儀FPGA設(shè)計實現(xiàn).pdf

1、干線傳輸設(shè)備是每個通信系統(tǒng)的重要組成部分，它串接在交換機（或復接器）和信道機之間，用于完成干線信息的編解碼工作。在干線傳輸設(shè)備的生產(chǎn)調(diào)試、檢驗、驗收以及日常維護過程中，都需要對其功能性能進行檢測。但是，目前還沒有一個適合多種網(wǎng)系的測試設(shè)備可供使用，給干線傳輸設(shè)備的生產(chǎn)、檢驗以及網(wǎng)絡維護、故障定位等工作帶來不便。因而，急需研制一種能夠適應目前主要網(wǎng)系傳輸設(shè)備接口的測試儀。 本文的目的正是要搭建一個以FPGA+DSP為基礎(chǔ)的干線綜合

2、測試儀，為干線傳輸設(shè)備的生產(chǎn)、檢驗以及網(wǎng)絡維護、故障定位等工作提供幫助，對工程應用有著積極的現(xiàn)實意義。 論文的主要工作是測試儀FPGA部分的設(shè)計實現(xiàn)，包括以下幾個方面： 1、提出了設(shè)計思路：詳細分析了預期被測設(shè)備的接口種類、數(shù)據(jù)幀結(jié)構(gòu)特點，最終給出了測試儀的設(shè)計結(jié)構(gòu)； 2、設(shè)計實現(xiàn)了信碼發(fā)送：用硬件描述語言VHDL編寫程序在FPGA上實現(xiàn)了符合一定幀結(jié)構(gòu)的發(fā)送端測試信號源； 3、設(shè)計實現(xiàn)了信碼接收：實現(xiàn)了