基于leon3平臺(tái)的軟硬件協(xié)同驗(yàn)證環(huán)境的研究與設(shè)計(jì).pdf

1、隨著集成電路的飛速發(fā)展,具有強(qiáng)大功能的復(fù)雜SoC成為設(shè)計(jì)的主流,但SoC規(guī)模的增大卻提升了設(shè)計(jì)驗(yàn)證的難度。對(duì)此難題,設(shè)計(jì)者提出了軟硬件協(xié)同驗(yàn)證技術(shù),并在各大公司以及國內(nèi)外院校的推動(dòng)下,軟硬件協(xié)同驗(yàn)證技術(shù)飛速發(fā)展,但相對(duì)于國外技術(shù)而言,國內(nèi)在此領(lǐng)域還不夠成熟,因此,繼續(xù)在此方面做研究具有重大意義。
　　本文在對(duì)比各種已有方案優(yōu)缺點(diǎn)的基礎(chǔ)上,采用基于FPGA的軟硬件協(xié)同驗(yàn)證方法對(duì)設(shè)計(jì)進(jìn)行仿真加速,并從理論上證明了該方案的可行性。在PC

2、端,該方案利用仿真工具和Winsock API構(gòu)建了激勵(lì)產(chǎn)生和傳輸?shù)南滦型?在FPGA端,利用Microblaze組成的SoC建立仿真數(shù)據(jù)加載和響應(yīng)反饋的上行通路,同時(shí)兩端通過以太網(wǎng)實(shí)現(xiàn)物理傳輸,并利用FPGA硬件執(zhí)行的優(yōu)勢(shì)達(dá)到加速目的,在基本方案的基礎(chǔ)上,建立了基于leon3處理器的SoC軟硬件協(xié)同驗(yàn)證環(huán)境。
　　本文在所制定方案的基礎(chǔ)上對(duì)設(shè)計(jì)進(jìn)行實(shí)現(xiàn),實(shí)現(xiàn)時(shí)主要將平臺(tái)分為PC端、FPGA端以及以太網(wǎng)接口三大部分。其中PC端包

3、括仿真模塊和數(shù)據(jù)控制模塊,主要負(fù)責(zé)待測(cè)模塊的激勵(lì)產(chǎn)生、控制與傳遞;FPGA端主要由時(shí)鐘管理單元和協(xié)同控制模塊組成,用于完成將PC端傳遞的激勵(lì)連同時(shí)鐘加載給待測(cè)模塊和將響應(yīng)返回的工作;以太網(wǎng)接口部分有硬件和驅(qū)動(dòng)兩個(gè)層次,用于PC端和FPGA端數(shù)據(jù)的傳輸和控制?？傮w設(shè)計(jì)實(shí)現(xiàn)后,將leon3處理器移植到整個(gè)平臺(tái)上,建立了基于leon3的軟硬件協(xié)同驗(yàn)證環(huán)境。
　　在所有的設(shè)計(jì)工作完成后,使用非流水結(jié)構(gòu)時(shí)序電路、流水結(jié)構(gòu)時(shí)序電路以及組合邏輯